PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-209773

(43)Date of publication of application: 03.08.2001

(51)Int.CI.

G06K 19/077 B42D 15/10 G06K 19/073

(21)Application number: 2000-018030

(71)Applicant:

HITACHI LTD

(22)Date of filing: 25.01.2000 (72)Inventor:

NISHIZAWA HIROTAKA

ISHIHARA HARUJI SHIRAISHI ATSUSHI KANEMOTO KOICHI


YUGAWA YOSUKE

(54) IC CARD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an IC card which easily realizes compatibility about the arrangement and function of connector terminals.

SOLUTION: This IC card MC2 has a card base material 1A where a semiconductor integrated circuit chips 4 and 5A are mounted and a plurality of connector terminals 2 are formed and exposes the connector terminals from the casing. The connector terminals are arranged in a staggered manner in a plurality of columns between adjacent columns to each other in front of or at the back of an IC card insertion direction. A relatively simple configuration where the projection quantity of the socket terminal of a card socket is changed and one vertical column is arranged can be adopted by adopting a staggered arrangement. When the connector terminal arrangement of a lower IC card is adopted to a specified connector terminal column as it is and the dedicated function of an upper IC card is allocated to another staggered connector terminal column is allocated with respect to it, lower compatibility also can easily be realized.



LEGAL STATUS

[Date of request for examination]

08.03.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(4) 化形体计分数 (4)	十分表		(11) 表评日置公寓地本
	:		特開2001-209773
-			(P2001-209773A)
		(43)公開日	(43)公開日 平成13年8月3日(2001.8.3)
觀別記号	F I		デーマコート*(参考)
	B42D 15/10	15/10	521 2C005
521	G 0 6 K 19/00	19/00	L. 5B035

19/077

(51) Int.Cl.7 G06K B42D G06K

19/073 15/10

(全24頁) **客空請求 未請求 請求項の数28 OL**

(21) 出取番号	特 夏2000-18030(P2000-18030)	(71) 出國人	(71) 出版人 000005108
			株式会社日立製作所
(22) 出頭日	平成12年1月25日(2000.1.25)		東京都千代田区神田駿河台四丁目 6 番3
		(72)発明者	西次 格本
			東京都小平市上水本町五丁目20番1号
			式会社日立製作所半導体グループ内
		(72)発明者	石原 職次
			東京都小平市上水本町五丁目20番1号
			式会社日立製作所半導体グループ内
		(74)代理人	100089071
•			弁理士 玉村 静世
			品株買に


泉

(54) 【発明の名称】 1 Cカード

(57) 【要約】

コネクタ端子の配列や機能に関する互換性の 表現が容易な1Cカードを提供する。 [歌題]

(2) が形成されたカード基板 (1A) を有し、前記コ ネクタ端子列に採用し、これに対して千鳥状の別のコネ ネクタ猛子をケーシングかの段出する。コネクタ結子は カードソケットのソケット協子の突出量を変えて統一列 F位ICカードのコネクタ端子配列をそのまま特定のコ 【解決手段】 1Cカード (MC2) は、半導体集積回 路チップ (4, 5A) が実装され複数個のコネクタ端子 1 Cカード挿入方向の前後に隣合う列相互間で千鳥状に **複数列配置される。千鳥状配置を採用することにより、** に配置する比較的簡単に構成を採用することができる。 クタ端子配列に上位1Cカード専用の機能を割当てれ ば、下位互換も容易に実現可能になる。



【節水項1】 半導体集積回路チップが実装され複数個 のコネクタ端子が形成されたカード基板を有し、前記コ ネクタ塩子をケーシングから韓出する 1 Cカードであっ

| 特許部状の衛囲|

列相互間で千鳥状に複数列配置されて成るものであるこ 前記コネクタ端子は I Cカード挿入方向の前後に隣合う とを特徴とするICカード。 半導体集積回路チップが実装され複数個 のコネクタ端子が形成されたカード基板を有し、前配コ ネクタ 塩子をケーシングから 瞑出する 1 Cカードやあっ [請水項2]

前記コネクタ端子はICカード挿入方向の前後に形成さ **夕端子の端子間領域の配列とが列方向で相互にずらされ** れた2列の配列を有し、第1列目に配置されたコネクタ **端子の端子間領域の配列と第2列目に配置されたコネク** て成るものであることを特徴とする I Cカード。 半導体集積回路チップが実装され複数個 のコネクタ端子が形成されたカード基板を有し、前配コ ネクタ 結子をケーシングから欧田する 1 Cカードであっ

端子の列方配置と第2列目に配置されたコネクタ端子の 前記コネクタ端子はICカード挿入方向の前後に形成さ れた2列の配列を有し、第1列目に配置されたコネクタ 列方向配置とが列方向で相互にずらされて成るものであ ることを特徴とするICカード。

の列方向一端のコネクタ端子は前配第1列目に配置され コネクタ結子の列方向一結のコネクタ結子と列方向で霧 【額水項4】 前記第2列目に配置されたコネクタ端子 合う位置まで延在され、

前配第2列目に配置されたコネクタ端子の列方向他端の コネクタ端子は前配第1列目に配置されコネクタ端子の 列方向他端のコネクタ端子と列方向で隣合う位置まで延 任されて成るものであることを特徴とする請求項2又は 3記載のICカード。 [請求項5] 前記コネクタ端子は1個の電源電圧供給 用端子、2個の接地電圧供給用端子、及び1個のクロッ ク信号入力用端子を含んで成るものであることを特徴と **する額水項1乃至4配殻の1Cカード。**

タ用端子を含み、全部で9個設けられて成るものである 【뾉水頂6】 前記コネクタ端子は、4 ピット分のデー ことを特徴とする額水項5配板の1Cカード。

タ用端子を含み、全部で13個設けられて成るものであ 【請求項7】 前記コネクタ端子は、8ビット分のデー ることを特徴とする<u>請求項</u>5記数の1Cカード。

前配半導体チップは前配コネクタ端子に 接続されたコントローラチップを有し、 [請求項8]

れる、前記4ビットのデータ用端子の内の1ビットを用 前記コントローラチップは所定のコネクタ端子の状態又 は所定のコネクタ塩子からの入力状態に応答して設定さ

いる1 ピットモードと、栏記4 ピットのデータ用籍子 松 して成るものであることを特徴とする請求項6項記載の 用いた4ピット並列入出力を行う4ピットモードとを有

前配半導体チップは前配コネクタ端子に 接続されたコントローラチップを有し、 [韶米斑9]

いる1 ピットモードと、前記8 ピットのデータ用結子の トモードと、前記8ビットのデータ用塩子を用いた8ビ **れる、前記8ビットのデータ用塩子の内の1ビットを用** 内の4ピットを用いた4ピット並列入出力を行う4ピッ ット並列入出力を行う8ピットモードとを有して成るも 前記コントローラチップは所定のコネクタ猫子の状態又 は所定のコネクタ結子からの入力状態に応答して設定さ のであることを特徴とする請求項7項記載の1Cカー

哲的半導体チップとして、哲配コント ローラチップに接続される単数又は複数個の不揮発性メ モリチップを更に有し、 [請求項10]

卸するメモリコントロール機能を有して成るものである 前記コントローラチップは外部からの指示に従って前記 不晳発性メモリチップに対するリード・ライト動作を制 ことを特徴とする額求項8又は9配載の1Cカード。

に対して復号を行う機密保護機能を有して成るものであ 【精水項11】 前記コントローラチップは更に、前記 不揮発性メモリチップに掛込むデータに対して暗号化を 行い、前配不描銘杆メモリチップから読み出したゲータ ることを特徴とする請求項9又は10配畝の1Cカー

列目のコネクタ端子列は前記電源電圧供給用のコネクタ 端子に解り合う位置に端子問領域を有して成るものであ タ端子列は電源電圧供給用のコネクタ端子を有し、第2 ることを特徴とする請求項1乃至3の何れか1項配畝の1 Cカード。

タ端子列は、第2列目のコネクタ端子列に臨む部分に幅 広の端子間距離が設定されたコネクタ端子を有して成る ものであることを特徴とする額水項1乃至3の何れか1項 【翻求項13】 1Cカード挿入方向第1列目のコネク 記載の1Cカード

聞のコネクタ端子が形成されたカード基板を有し、前記 半導体集積回路チップが実装され複数 ロネクタ 結子をケーシングの一屆からQS日本 2 I C カー [請水項14]

内部が形成され、前記案内部の斜面又は円弧はその他の **結縁部に形成された斜面及び円弧よりも大きいことを特** 前記ケーシングは、1 Cカード挿入方向先端段部からケ ーシングの前記一面に至る斜面又は円弧で形成された紫 数とする I Cカード。 ドであって、

【間求項15】 メモリチップと前記メモリチップを制 **卸するコントローラチップとが実装され複数個のコネク**

タ端子と共に前記コネクタ端子に導通された複数個の接続パッドが形成されたカード基板を有し、前記カード基板上での配置順序は当該カード基板の一辺に対して前記コネクタ端子、コントローラチップ、メモリチップの順とされ、前記コネクタ端子をケーシングから臨出するICカードであって、

前記コントローラチップは前記コネクタ端子の配列方向に沿って様長形状を有し、コネクタ端子側には当該コネクタ端子に前的接続パッドを介して接続される複数個のコネクタインタフェース端子と前記メモリチップ側には当該メモリチップに接続される複数個のメモリチップには続される複数個のメモリインタフェース端子とを右し、

都的メモリチップはコントローラチップ側に当該コントローラチップに依続される複数個のコントローウインタフェーヌ紹子を右して成るものであることを特徴とする1Cカード

【群米項16】 「如訳接続パッドは前記コントローラチップのコネクタインタフェース結子にボンディングコイヤグロイヤを介して接続され、

世的コントローラチップのメモリインタフェース結子はメモリチップのコントローテインタフェース結子にボンディングワイヤを介して接続されて成めものであることを棒殺とする観米項15記録の10カード。

【群水項17】 半導体単種回路テップが実装され複数 個のコネクタ端子が形成されたカード基板を有し、前記コネクタ端子をケーシングの一面から貸出する I Cカードであって、 前記ケーシングはその表面に印刷され又はその安面に凹陥形成された文字情報を有するものであることを特徴とするしてかることを特徴とする1Cカード。

「請求項18] 半導体集積回路テップが実装され複数個のコネクタ端子が形成されたカード基板を有し、前記コネクタ端子をケーシングの一面から韓出する1Cカードであって、

前記ケーシングはその表面に印刷され又はその表面に凹 始形成されたICカード挿入方向の指示記号を有して成 るものであることを特徴とするICカード。

[翻状項19] 半導体集積回路チップが実装され複数個のコネクタ端子が形成されたカード基板を有し、前記コネクタ端子をケーシングの一面から露出するICカードであって、

晳記ケーシングには表<mark>扱に</mark>灯通する灯通孔が形成されて 成るものであることを特徴とするI Cカード。 「翻水項20] 前部貫通孔に格支され前部ケーシングに重ねられた状態で前記コネクタ端子を覆う端子保護がイーを設けて成るものであることを等徴とする譜水項19節級の1Cカード。

【翻状項21】 メモリチップと前記メモリチップを制御するコントローラチップとが一面に実装され他面に複数的のコネクタ端子が形成されたカード基板を有し、削数個のコネクタ端子が形成されたカード基板を有し、削

記コネクタ結子をケーシングから臨出する 1 Cカードで

前にカード基板は更に、前記コントローラチップ及び前記メモリチップに接続するテスト結子を有して成るものであることを特徴とする I Cカード。

 「翻来項23】 メモリチップと前記メモリチップを制御するコントローラチップとが実装され複数個のコネクタ端子と共に前記コネクタ端子に導通された複数個の接続パッドが形成されたカード基板を有し、前記コネクタ端子をケーシングから露出するICカードであって、前記コントローラチップは前記コネクタ端子に前記接続パッドを介して接続される複数圏のコキクタインタフェース端子と前記メモリチップに接続される複数圏のメモース端子と前記メモリチップに接続される複数圏のメモ

リインタフェース結子とを有し、 趙昭メモリチップは前記コントローラチップに接続される複数個のコントローラインタフェース結子を有し、

シスをヨシュー・コー・フェン・コー・イギュウェン、 部記カード基板は更に、前記コントローラチップのメモリインタフェース結子と前記メモリチップのコントローラインタフェース結子とに接続された複数個のテスト結子を右して成るものであることを特徴とする1Cカー 【部状質24】 前部カード基板は更に、前部コントローラチップのメモリイングフェース結子を商インピーグンス状態に囲御する超過信号を前記コントローラチップに供給するコントロール結子を右して成るものであることを特徴とする語状質23記録の10カード。

「翻水項25」 翻水項8記載のICカードが装着可能なカードンケットを有し、前記カードンケットは装着されたICカードのコネクタ端子に接続される複数個のソケット端子を介して前記ICカードに前記Iビットモード又は4ビットモードを選択的に設定可能なカードインタフェースコントローラを有し、前記カードインタフェースコントローラはホスト制御装置の制御を受けるものであることを特徴とするデータ処理システム。

【請求項26】 請求項9記録の1Cカードが装券可能なカードソケットを有し、前記カードソケットは装着された1Cカードのコネクタ端子に接続される複数個のソケット端子を有し、前記ソケット端子を介して前記1Cカードでトモード、4ビットモード又は8ビットモードを選択的に設定可能なカードインタフェースコントローラを有し、前記カードインタフェースコントローラはホスト制御装置の制御を受けるものであることを特徴とするデータ処理システム。

【発明の詳細な説明】

【0001】・ 【発明の属する技術分野】本発明は、ICカードのコネ

クタ端子の配列や機能に関する互換性、更には1Cカードの便利性及び信頼性を向上させる技術に関し、倒えば、マルチメディアカード(Multi Media Card)の互換メモリカードに適用して有効な技術に関する。

【従来の技術】携帯電路、ディジタルネットワーク機器間での情報の移動等を目的としたマルチメディアカードなどの小型磨量化及びイングフェースの簡素化を実現したメーリカードが設供されている。マルチメディアカードは、例えばCQ出版社発行のイングフェース(1999年12月号)に記載されるように、外部イングフェース組子として7個のコネクダ端子を有し、シリアルインダフェースが採用さて、PCカードディスグが採用するATAイングフェースに比べてホストシステムの負荷を確成でき、より簡易なシステムでも利用できるようになっている。また、同文献には、シリアルイングフェースを採用し、9個のコネクタ端子を有し、マルチメディアカードの上位互換メモリカードとしてSDカードが提案されている、との記載がある。

「発明が解決しようとする課題」本発明者はマルチメディアカードに対する互後性、機能拡張、倍極性向上等について種々の後討を行った。

[0003]

[0004] 第1に、マルチメディアカード等のコネクタ結子の形状や配因について検討した。個々のメモリカードのインタフェース仕様の相違点はカードのコネクタ 結子の形状や配置に及び、その相違点がカードンケットのソケット端子に反映される。したがって、ケーシングの大き さや厚さに統一性があってもコネクタ 結子の配列や形状に共通性が無ければ、メモリカード相互間での互換性や上位互換を実現し難い事が本発明者によって明らかにされた。

【0005】第2に、ATAイングフェースを採用するPCカードやコンパクトフラッシュカード等に比べてシリアルイングフェースではデータ処理上必要なデータ入リアルイングフェースではデータが組力レートを得られない場合のあることが予想される。これに答えるにはデータ入出力用のコネクタ端子の数を増やさなければならず、そのときは上記観点による互換性が考慮されるべきである。

【0006】第3に、1Cカードの大きさを変えずにコネクタ塩子の数を拍やす場合には、カードンケットに1Cカードを挿入するとき、1Cカードのコネクタ塩子とカードンケットのソケット塩子との対向なる相対位配によっても虹鏡間ショートを生じない工夫の必要性が本発明者によって見出された。

【0007】第4にPCカードに比べて小さく薄い」C カードには保管、桟行、出荷などの形態を考慮した工夫が必要である。

【0008】第5に、マルチメディアカード等の薄いメモリカードではコネクタ端子を選択的に露出させるため

の機械的シャッタ機構を採用するスペースを得難い。したがって、マルチメディアカードの発成や操行時にコネクタ端子に直接指などが触れると、実装されている半導体集積回路チップのESD保護商性を超えるサージによっては静電破撃を生ずる戯がある。マルチメディアカードは、単体で持ち運ばれたり、ホスト装置から頻繁に着脱される場合も予想され、静電破壊防止を強化することの有用性が本発明者によって見出された。

[0009]第6に、ICカードの機能向上やコネクタ 端子の均加等によってカード基板上の空き倒転が減ってくるので、信号線の不所望なリークによる観動作を生じないように、配線パターンの密集やボンディングワイヤの密集を避ける考慮がICカードの信頼性向上につながる。

【0010】本発明の目的は1Cカードの便利性及び関 類性を向上させることにある。 [0011]本発明の別の目的は、コネクタ端子の配列 や機能に弱する互換性の実現が容易な I Cカードを協供することにある。 [0012] 本発明の別の目的は、カードンケットへの数辞時に電源間ショートを生じ難い1Cカードを提供することにある。

[0013]本発明の更に別の目的は、配数パターンの密集やボンディングワイヤの密集を回避できる1Cカードを提供することにある。

【0014】本発明のその他の目的は、簡単な構成によってコネクタ塩子からのサージ流入を阻止可能なICカードを提供することにある。

【0015】本発明の前記並びにその他の目的と新規な特徴は本明細報の記述及び添付図面から明らかになるであろう。

[0016]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

[0017] 《1Cカードの互換性》

(1) コネクタ端子配列の特定の仕様に対してデータ用端子などを追加し上位互換を実現するとき、上位の1Cカードに関する仕様の上位互換性 (例えば上位1Cカードのカードンケットに下位1Cカードを挿入して利用できるという互換性)と共に、下位互換性 (例えば上位1Cカードを下位1Cカードのソケットに挿入して利用できるという互換性)にも対応可能にすることを、コネクタ端子の配列に対して考慮する。

【0018】上記観点による1Cカードは、半導体集積回路チップが実装され複数個のコネクタ端子が形成されたカード基板を有し、前記コネクタ端子をケーシングから既出する。前記コネクタ端子は1Cカード挿入方向の前後に降合う列相互間で千鳥状に複数列配置される。

DXに発出ノアが日本に、 MXに存扱が出出される。 【0019】上記千鳥状の配置に対して別の殺現をすれ

ば、前記コネクタ端子は1Cカード挿入方向の前後に形 ネクタ端子の端子間領域の配列とが列方向で相互にずら 成された2列の配列を有し、第1列目に配置されたコネ クタ端子の端子間領域の配列と第2列目に配置されたコ

[0020] 上記千鳥状の配配に対して更に別の表現を tれば、前記コネクタ端子はICカード挿入方向の前後 に形成された2列の配列を有し、第1列目に配置された コネクタ端子の列方配置と第2列目に配置されたコネク タ端子の列方向配置とが列方向で相互にずらされて成

ネクタ端子列に採用し、これに対して千島状の別のコネ 【0021】前記コネクタ端子の配列に、千鳥状で代表 に装着して利用可能にするような下位互換も容易に実現 ソケットのソケット端子の突出虫を変えて椛一列に配置 F位 I Cカードのコネクタ端子配列をそのまま特定のコ ば、上位1 Cカードを下位1 Cカードのカードスロット される形態の複数列配置を採用することにより、カード する比較的簡単に構成を採用することができる。また、 クタ端子配列に上位1Cカード専用の機能を割当てれ 可能になる。

1の1Cカードのコネクタ端子配列をそのまま第1列目 のコネクタ塩子列に採用し、これに対して千島状の別の 第2列目のコネクタ端子列に第2の1Cカード専用の機 能を割当て、また、前記特定の第1列目の端子列と前記 第2列目のコネクタ端子列の双方に第3の1Cカード専 用の機能を割当てるような場合が想定される。このとき 第2の1Cカードと第3の1Cカードとの間で上位互換 ネクタ端子は前記第1列目に配置されコネクタ端子の列 方向一端のコネクタ端子と列方向で隣合う位置まで延在 させ、前配第2列目に配置されたコネクタ端子の列方向 格子の列方向他艦のコネクタ端子と列方向で隣合う位置 **【0022】 (2]また、3世代間以上もしくは3種類** 以上のICカード間での互換性遠成を企図するとき、第 及び下位互換を実現する事を考慮する。そのために、前 記第2列目に配置されたコネクタ端子の列方向一端のコ **也端のコネクタ端子は前記第1列目に配置されコネクタ** まで延在させる構成を採用する。

[0023] これによれば、第1乃至第3の1Cカード は相互に他の何れのICカードのスロットにも挿入して 利用可能な互換性を容易に実現可能に成る。

[0024]、[3] 前記コネクタ端子の具体的な機能は 圧意であるが、現状のマルチメディアカードなどを考慮 子、2個の接地電圧供給用端子、及び1個のクロック信 すれば、前記コネクタ端子は1個の虹頭電圧供給用端 号入力用端子を含んでよい。

【0025】 マルチメディアカードはデータ結子は1 ビ ットであるが、データ入出力レートを上げる事を考慮し たとき、4ピット分のデータ用端子を設け前記コネクタ 端子を全部で9個設ける構成、或いは8ビット分のデー

タ用端子を設け前記コネクタ端子を全部で13個設ける 構成などを採用してよい。

ドとの互換性を実現するとき、前配半導体チップは前配 は所定のコネクタ塩子からの入力状態に応答して設定さ れる、前記4 ビットのデータ用端子の内の1 ビットを用 いる1ビットモードと、前記4ビットのデータ用塩子を 用いて4ビット並列入出力を行う4ビットモードとを有 前記コントローラチップは所定のコネクタ端子の状態又 [0026] 倒えばコネクタ猫子が前記9猫子の1Cカ **ードを想定したとき、データ端子 1 ビットのメモリカー** コネクタ端子に接続されたコントローラチップを有し、 する構成が考えられる。

トのメモリカードとの互換性を実現する場合、前記コン トローラチップは、所定のコネクタ端子の状態又は所定 ドと、 哲記 8 ビットのデータ用塩子を用いて 8 ビット並 Cカードを想定したとき、データ端子 1 ビット、4 ビッ ピットモードと、 哲記8 ピットのデータ用結子の内の4 [0021] 回接に、コネクタ稿子が恒記13稿子の1 前記8ビットのデータ用端子の内の1ビットを用いる1 ビットを用いて4ピット並列入出力を行う4ピットモー のコネクタ結子からの入力状態に応答して設定される、 列入出力を行う8ピットモードとを備えればよい。

を想定する。このデータ処理システムは、前記1ビット モードと4ビットモードを選択可能な1Cカードが装着 可能なカードソケットを有し、前記カードソケットは抜 **着された1Cカードのコネクタ端子に接続される複数個** のソケット結子を有し、前記ソケット結子を介して前記 ド、前記1 ビットモードと4 ピットモードを選択可能な 1 Cカードに前記 1 ビットモード又は4 ピットモードを **登択的に設定可能なカードインタフェースコントローラ** Cカードの何れも利用可能にするデータ処理システム を有し、前記カードインタフェースコントローラはホス [0028] [4] 前記1ビットモードだけを有する1 **Cカード、前記4ビットモードだけを有する1Cカー** ト制御装置の制御を受ける。

8ピットモードだけを有する1Cカード、前記1ピット 又は4 ビットモードを選択可能な1 Cカード、前記1 ビ | Cカード、の何れも利用可能にするデータ処理システ 記カードソケットは装着されたICカードのコネクタ塩 ド、前記4ピットモードだけを有するICカード、前記 ット、4ピットモードXは8ピットモードを避択可能な トモード、4ピットモード又は8ピットモードを避択可 能なICカードが装着可能なカードソケットを有し、前 子に接続される複数個のソケット端子を有し、前記ソケ ド、4ビットモード又は8ビットモードを強択的に設定 可能なカードインタフェースコントローラを有し、前記 カードインタフェースコントローラはホスト制御装置の [0029] 前記1ビットモードだけを有する1Cカー ムを想定する。このデータ処理システムは、前記1ビッ **ット絡屮を介して世間ICカードに世間1 ビットキー**

【0030】前記1Cカードとしてメモリカードを想定 すると、前記半導体チップとして、前記コントローラチ 換え可能な不揮発性メモリチップを更に備えれば、前記 るメモリコントロール機能を備える。不揮発性メモリチ ップはROMであってもよい。また、用途によっては不 ップに接続される単数又は複数個の例えば電気的に告き コントローラチップは外部からの指示に従って前記不抑 発性メモリチップに対するリード・ライト動作を制御す 揮発性メモリをRAMに代えてもよい。

【0031】 ゲータセキュリティーを考慮するなら、前 プに番込むデータに対して暗号化を行い、前記不揮発性 メモリチップから説み出したデータに対して復号を行う 記コントローラチップは更に、前記不揮発性メモリチッ 機密保護機能を有するとよい。

方に位配する電源供給用コネクタ端子と他のコネクタ端 給用のコネクタ端子に電源用のソケット端子が既に接触 【0032】《電弧間ショート防止》ICカード挿入方 夕端子が配置されているとき、第2列目のコネクタ端子 列には前記電源電圧供給用のコネクタ端子に隣り合う位 **隘に端子問領域を形成しておく。仮に、第2列目のコネ** 当数別のコネクタ塩子に割当てられるカードソケットの ンケット結子は煎肥別のコネクタ結子に刑る前にその前 子との双方に接触する虞があり、この状態で電源電圧供 しているなら、角原因ショートの政がある。世門結子西 領域を配置する構成を採用すれば、コネクタ端子の第1 列目と第2列目の列間距離を大きくしたり、コネクタ協 向第1列目のコネクタ端子列に電源電圧供給用のコネク クタ猫子列に前記電飯電圧供給用のコネクタ猫子に鞣り 合う別のコネクタ端子が千鳥状で配置されている場合、 子の幅を狭くしたりする手段を購じなくてもよい。

列に臨む部分に幅広の端子問距離を設定したコネクタ端 [0033]上記同様の目的で、1Cカード挿入方向第 1 列目のコネクタ端子列には、第2列目のコネクタ端子 子を散けてもよい。

部にソケット端子の接点が当接する。これにより、経時 的にICカードのケーシング先端部が変形し或いは角裂 が入る戯がある。また、逆にソケット端子に曲がりを生 グのコネクタ端子形成面に至る斜面又は円弧で形成され 【0034】《1Cカードの破損防止》1Cカードをカ ードンケットに挿入するとき、先ず、I Cカードの先端 ずる成もある。これを回避するために、1Cカードのケ た案内部を形成する。この案内部の斜面又は円弧はその **ーシングに、1 C カード挿入方向先端縁部かのケーシン** 他の蟷橇部に形成された斜面及び円弧よりも大きくす

ネクタ端子に導通された複数個の接続ペッドが形成され 【0035】 《配級引き回しの削減》1Cカードは、メ チップとが実装され複数個のコネクタ端子と共に前配コ モリチップと前記メモリチップを制御するコントローラ

たカード基板を有し、前記カード基板上での配配順序は トローラチップ、メモリチップの頃とされ、前記コネク タ塩子をケーシングから露出する。 前記コントローラチ 有し、コネクタ端子側には当該コネクタ端子に前配接続 ップは前記コネクタ端子の配列方向に沿って縦段形状を パッドを介して接続される複数個のコネクタインタフェ **ース結子と前記メモリチップ側には当該メモリチップに** る。前記メモリチップはコントローラチップ側に当該コ 当該カード基板の一辺に対して前配コネクタ端子、コン 接続される複数個のメモリインタフェース端子とを有す ントローラチップに接続される複数個のコントローライ ンタフェース塩子を有する。

く、チップを迂回したり、複雑に折れ曲がる配線を採用 [0036] これによれば、縦段のコントローラチップ をコネクタ塩子側に寄せ、コントローラチップの反対側 にメモリチップを配置するから、メモリチップの配置領 **域を比較的大きくすることができる。さらに、前記コネ** クタ端子、コントローラチップ、メモリチップを夫々俊 脱する配線はそれらの配列方向に規則的に配置すればよ しなくてもよい。

フェース塩子に前記接続パッドをポンディングワイヤを 介して接続し、また、前記メモリチップのコントローラ インタフェース結子をボンディングワイヤを介して接続 してよい。これによれば、カード基板の配線層を簡素化 【0037】 前記コントローラチップのコネクタインタ インタフェース結子に前配コントローラチップのメモリ でき、コスト低域に寄与できる。

に妻裏に貫通する貫通孔を形成するとよい。リングに貫 面孔を通せば保管及び持ち運びが容易である。また、質 [0038] 《ハンドリング性向上》マルチメディアカ ードなどの比較的小さく薄いICカードの保管及び取り 扱い性能を向上させるために、10カードのケーシング 面孔にストラップを通しても良い。

この点で、ICカードに実装されている半導体集積回路 【0039】また前配質通孔に枢支され前配ケーシング に倒ねられた状態で前配コネクタ塩子を覆う塩子保護力 **パーを設けてもよい。この保護カパーは不用意にコネク 夕端子に触れてしまう
中版を抑制する
事ができるから、** チップの静電破壊防止を強化することができる。

【0040】《テスト端子》半導体集積回路チップの実 及びコントローラチップを実装したカード基板に、前記 コントローラチップ及び前記メモリチップに接続するテ スト端子を設けるとよい。 テスト端子はケーシングに組 **坂後におけるテストを効率化するには前記メモリチップ** み込んだ後は常時館出させない方がよいから、この観点 に立てば、前記テスト端子は前記カード基板のコネクタ **哲記コントローラチップのメモリインタフェース氫猶子** を高インピーダンス状態に制御する制御佰号を前配コン **端子形成面とは反対側の面に形成するのがよい。また、** トローラチップに供給するコントロール描子を設けれ

ば、テスト婦子を用いてメモリチップを単独テストする ことも容易になる。

うように、通常 I Cカードにはその属性情報等が設示さ 所要の文字情報をケーシングの表面に印刷し、又はその れる。そのような情報表示はケーシングへのシール貼り 【0041】《情報表示》メモリカードの記憶容量とい Hけで行ってもよいが、部品点数削減等を考慮すると、 **数面に凹陥形成してもよい。**

入方向を指示する指示記号を前記ケーシングの要面に印、 【0042】また、カードソケットへの」 Cカードの挿 別し、又はその表面に回絡形成してもよい。

[0043]

【発明の実施の形態】《マルチメディアカードの上位互 **機メモリカード》図1乃至図5にはマルチメディアカー** ドの上位互換メモリカードが例示され、夫々において (A) は 格子面、(B) はチップ 実装面を示す。

どの導電パターンで形成される。コネクタ端子2はアル 【0044】先ず、それらメモリカードの基本になるマ ルチメディアカード準拠のメモリカード (マルチメディ アカード準拠メモリカード) MC1について図6を参照 しながら説明する。マルチメディアカード準拠メモリカ ードMC1のカード基板 (マルチメディアカード準拠カ **ード基板とも称する)1は、ガラスエポキン樹脂等の樹 脂基板で成る基板の端子面に、夫々同一形状で矩形のコ** ネクタ端子2が等間隔で7個配置され、実装面には前記 コネクタ結子2に1対1対応で接続パッド3が形成され ている。接続パッド3はアルミニウム、銅又は鉄合金な ミニウム、鰯又は鉄合金などの導電パターンに金メッキ やニッケルメッキ等が結されて成る。 披繞パッド3とコ ネクタ端子2との接続はカード基板1上の図示を省略す る配線パターンとカード基板1の表現を導通されるスル ーホールとによって行われる。

クタ端子2を介して外部から与えられる指示に従って前 [0045] カード基板1の実装面には、例えば電気的 に雷き換え可能なフラッシュメモリチップ4と前配フラ ッシュメモリチップ4を制御するコントローラチップ5 とが実抜されている。前記コントローラチップ5はコネ 咒フラッシュメモリチップ4に対するリード・ライト動 作を制御する。データセキュリティーを考慮する場合に は、前記コントローラチップ5は更に、前記フラッシュ 前記フラッシュメモリチップ 4 から読み出したデータに 対して復号を行う機密保護機能を備えるようにすればよ メモリチップ4に描込むデータに対して暗号化を行い、

【0046】前記コントローラチップ5は、前記コネク タ端子2の配列方向に沿って縦長形状を有し、コネクタ **塩子2側には当該コネクタ端子2に前記接続パッド3を** 介して接続される複数個のコネクタインタフェース端子 5 P i と前記メモリチップ4側には当該メモリチップ4 に接続される複数個のメモリインタフェース端子5Pj

フェース 塩子 4 P k に ポンディングワイヤ 8 で接続され とを有する。前記メモリチップ4はコントローラチップ 5 側に当該コントローラチップ 5 に接続される複数個の コントローラインタフェース端子4Pkを有する。 前記 ンタフェース結子 2 Piにポンディングワイヤ1で協機 される。前記コントローラチップ5のメモリインタフェ ース結子5Pjはメモリチップ4のコントローラインタ 接続パッド3は前記コントローラチップ5のコネクタイ る。9は中継パターンである。

[0047] 更にカード基板1には、前記コントローラ グ12に取り付け固定され、実装面はケーシング12で れる。尚、ボンディングワイヤフ, 8, 11による接続 は一例を図示してあり、図示を省略する猫子も回模にポ チップ 5 及び前記メモリチップ4にボンディングワイヤ (又が配錄パターン) 11で接続するテスト結子10を 有する。カード基板 1 は実装面を内側に向けてケーシン 敬われて保観され、揺子固はケーシング12から韓田さ ンディングワイヤ等で接続されている。

及び応答信号出力を行う)、#3及び#6は回路の接地 モードでは#1はチップセレクト結子(負端型)、#2 はデータ入力端子(ホスト装置からカードへのデータ及 上錨子齿号#1~#7を付してある。マルチメディアカ ードモードでは#1はリザーブ結子(オープン又は镭用 値"1"に固定)、#2はコマンド端子 (コマンド入力 【0048】ここで、 塩子面のコネクタ 塩子2には便宜 **町圧(グランド)端子、#4は虹原町圧供給端子、#5** はクロック入力揺子、#7はデータの入出力揺子として ぴコマンド入力用)、#3及び#6は回路の按地電圧 機能される。SPI (Serial Peripheral Interface)

ロック入力端子、#7はデータ出力端子(メモリカード チメディアカードを同時に使用するシステムに好適な助 省略するホスト装置がマルチメディアカードに設定した (グランド) 緒子、#4は電源電圧供給檔子、#5はグ ドは簡易で安価なシステムでの利用に最適であり、マル チメディアカードの動作選択はホスト装置から # 1のコ ネクタ端子に供給されるチップ遊択信号によって行われ 5 はホスト装置から与えられるコマンドに応答してメモ からホスト装置へのデータ及びステータス出力)として 機能される。マルチメディアカードモードは複数のマル 作モードであり、マルチメディアカードの韓別は図示を る。何れの動作モードにおいても、コントローラチップ カード粒別ID(相対アドレス)を用いる。SPIモー リチップのアクセス制御とホスト装配とのインタフェー

KMC 2が例示される。メモリカー KMC 1 との相違点 点である。前記端子番号#1~#7はマルチメディアカ は、コネクタ端子2及び接続パッド3が9個配置される ード褂拠メモリカードMC1とレイアウト構成が同一た 【0049】図1には前記マルチメディアカードに対し てデータ端子が4ピットとされる上位互換のメモリカー

あり、追加された2個のコネクタ猫子は猫子番号#8.

[0050] 前記#1~#7のコネクタ塩子2はカード ネクタ錨子列を構成する。#8、#9のコネクタ錨子2 第1列目のコネクタ端子列と第2列目のコネクタ結子列 とはコネクタ端子の列方向配置が列方向で相互にずれて いる。検討すれば、#7と#9のコネクタ端子2、そし て#7と#8のコネクタ端子2は千鳥状に配置されてい 迫加された前記#8、#9のコネクタ塩子2は第1列目 のコネクタ 塩子列に対して離間配配された第2列目のコ の大きさは他のコネクタ端子2の大きさと同じである。 基板1Aに対して第1列目のコネクタ塩子列を構成し、

とされる。第1ビット目のデータ結子DATAのはマル [0051] いのメホリカードMC2は、猛子#2~# でもった結子#1は第4ピット目のデータ結子DATA 3、追加された塩子#8、#9は第2ビット目のデータ 塩子DATA1、第3ピット目のデータ塩子DATA2 チメディアカードモードと同じ端子#1である。従って このメモリカードMC2は、前記メモリカードMC1の マルチメディアカードモードにおいてデータ入出力が4 ピット並列で可能にされる点で前記メモリカー FMC 1 7 がマルチメディアカード褂拠メモリカードMC 1 のマ 当数マルチメディアカードモードにおいてリザーブ結子 ルチメディアカードモードと同一機能に割り当てられ、 と相違される。

[0052] 更にこのメモリカードMC2は、前記マル チメディアカード咎起メモリカードMC1に対して下位 #9の内の1ピット#7を用いる1ピットモードと、前 記4ピットのデータ用塩子#1、#7、#8、#9を用 いた4ピット並列入出力を行う4ピットモードとを有す メディアカード準拠メモリカードMC1として動作させ 五換モードを備える。即ち、前記コントローラチップ 5 る。前記1ピットモードはメモリカードMC2をマルチ Aは、前記4ビットのデータ用端子#1、#7、#8、 る動作モードである。

【0053】前記動作モードの設定は所定のコネクタ端 子の状態又は所定のコネクタ端子からのコマンド入力状 態に応答して設定すればよい。例えば、メモリカードM C2をマルチメディアカード潜越メモリカードMC1の カードソケットに装着したとき前記端子#8、#9はフ ローティングになるから、電源投入時にコントローラチ ップ5Aが結子#8、#9の双方又は一方のフローティ ング状態を検出することによって当該メモリカードMC 2に前記1ピットモードを設定すればよい。また、コネ クタ端子2が9個のメモリカードMC2をそれ専用のカ ドソケットのソケット端子に導通されるから、虹原投入 9の双方又は一方にホスト装置から特定の信号若しくは ードソケットに抜着したとき前記端子#8、#9はカー 時にコントローラチップ5Aが少なくとも結子#8、

間で千角状に配置されている。

コマンドが供給されるのを被出することによって当数メ モリカードMC 2 に前記 4 ピットモードを設定すればよ

【0054】コントローラチップ5Aは接続パッド3に コントローラチップ5と相違する。その他の構成は図6 と同様であり、同一機能を有する回路要茶には同一符号 **扱続されるデータ入出力端子の数が4個である点で前記** を付してその詳細な説明を省略する。

カードMC3が例示される。このメモリカードMC3の 指子部与#8、#9のデータ描子の配限及び大きさの点 変更されている。その他の構成は図1と同様であり、同 てデータ塩子が4ピットとされる上位互換の別のメモリ カード基板1Bは、メモリカードMC2に対して、前配 で価値している。#8のデータ猶予は知1列目の結予列 に幅が小さくされている。#9のデータ結子は#1のデ ータ塩子の外側でこれと入れ子の状態になる位置に配配 一機能を有する回路要業には同一符号を付してその詳細 【0055】図2には哲問マルチメディアカードに対し に完全に組み込まれ、他のコネクタ端子2に比べて低か な説明を省略する。

【0056】図3には哲昭マルチメディアカードに対し ドMC4が例示される。メモリカードMC1との柏猫点 は、コネクタ端子2及び接続パッド3が13個配置され る点である。 煎配塩子毎母#1~#7はケルチメディア であり、 迫加された 6個のコネクタ端子は端子番号#8 てデータ結子が8 ピットとされる上位互換のメモリカー カード類拠メモリカードMC1とレイアウト構成が同一 ~#13とされる。

過加された前配#8~#13のコネクタ端子2は第1列 目のコネクタ端子列の端子間領域の配列とが列方向で相 と同様に、第1列目と第2列目のコネクタ端子は列相互 【0057】 哲記#1~#7のコネクタ 塩子 2はカード 目のコネクタ端子列に対して離問配配された第2列目の コネクタ結子列を構成する。 #8~#13のコネクタ結 子2の大きさは他のコネクタ猫子2の大きさと同じであ る。第1列目のコネクタ塩子列と第2列目のコネクタ塩 子列とはコネクタ端子の列方向配置が列方向で相互にず 第1列目のコネクタ塩子列の塩子間領域の配列と第2列 五にずれている。要するに、図1のメモリカードMC2 基板1 Cに対して第1列目のコネクタ端子列を構成し、 れている。コネクタ塩子2の塩子間領域に発目すれば、

【0058】いのメホリカードMC4は、 웚子#2~# 1、第5ピット目のデータ増子DATA4、第7ピット 7 がマルチメディアカード咎拠メモリカードMC 1 のマ 当数マルチメディアカードモードにおいてリザーブ猫子 であった 結子 井 1 は 第 4 ピット 目の データ 結子 DATA 3、迫加された結子#8、#9、#10、#11、#1 ルチメディアカードモードと同一機能に割り当てられ、 #13は順次第2ピット目のデータ結子DATA

目のデータ結子DATA6、総8ピット目のデータ結子 DATA7、第6ピット目のデータ結子DATA5、第 2ピット目のデータ結子DATA1とされる。第1ピット目のデータ結子DATA1とされる。第1ピット日のデータ結子DATA0はマルチメディアカードモードと同じ結子#7である。従ってこのメキリカードMC4は、単記メキリカードMC1のマルチメディアカードモードにおいてデータ入出力が8ピット並列で可能にされる点で時記メキリカードMC1と苗続される。

[0059] 更にこのメモリカードMC4は、前記マルチメディアカード静起メモリカードMC1に対して下行 国後モードを個える。即ち、コントローラチップ5B は、前記8ビットのデータ用塩子#1、#7~#13の 内の1ビット#7を用いる1ビットモードと、前記8ビットのデータ用塩子#1、#7~#13の内のセット #1、#7、#8、#13を用いた4ビットが列入出力を行う4ビットモードと、前記8ビットのデータ用塩子 #1、#7、#8、#13を用いた4ビットが列入出力を行う4ビットモードと、前記8ビットのデータ用塩子#1、#7~#13を用いた8ビットが到入出力を行う4ビットモードはメモリカードMC1として動作させる動作キードである。前記4ビットモードはメモリカードMC2、MC3の4ビットモードに対きる。

【0060】前記動作モードの設定は所定のコネクタ端子の状態又は所定のコネクタ端子からのコマンド入力状態に応答して設定すればよい。例えば、メモリカードMC1のカードンケットに装着したとき前記端子 # 8 ー # 1 3 はフローディングになるから、電源投入時にコントローラチッグ5 Bが前記 4 ピットモードとの描述を認識できるデッグニケム T S A 1, D A T A 2 の双方又は一方のコネクタ端子 D A T S A 1, D A T A 2 の双方又は一方のコネクを端子 D A T S A 1, D A T A 2 の双方又は一方のコネクを端子 2 のフローディング状態をソフト的又はハード的に(ソフトウェアを再ら利用して)検出することにより、当該メキリカードMC 4 に前記1 ピットモードを設定すればよ

[0061]また、前記メモリカードMC4を図1のメモリカードMC2のカードソケットに装造したとき前記 塩子井9~井12はフローティングになるから、建設投入時にコントローラチップ5Bがデータ塩子DATSA4~DATA7の全部又は一部のコネクタ塩子2のフローティング状態をソフト的又はハード的に検出することによって当該メモリカードMC4に前記4ビットモードを設定すればよい。

[0062]また、前記メモリカードMC4をそれ専用のカードソケットに装着したとき前記端子井9~井12はカードソケットのソケット端子に導通されるから、電源投入時にコントローラチップ5Bが少なくともデータ端子DATSA4~DATA7の全部又は一部にホスト装配から特定の信号若しくはコマシドが供給されるのを検出することによって当該メモリカードMC4に前記8

アットモードを設定すればよい。

[0063]コントローラチップ5Bは接続バッド3に接続されるデータ入出力結子の数が8個である点で相配コントローラチップ5と枯込する。その他の希成は図6と回報であり、同一機能を右する回路熨茶には同一符号を付してその詳箱な設別を指除する。

【0064】図4には前記マルチメディアカードに対してデータ塩子が8ピットとされる上位互換の別のメモリカードMC5が倒示される。このメモリカードMC5のカード基板1Dは、メモリカードMC4に対して、前記 塩子街身#8、#13のコネクタ塩子2の配置を図2のメモリカードMC3と同様にした点で相違している。#13のデータ塩子は所にした点で相違している。#13のデータ塩子はエハで値が小さくされている。#8のデータ塩子は#10データ塩子の配置で記録がされている。#8のデータ塩子は#10データ塩子の外間でこれと入れ子の状態になる位置に配置変更されている。その他の構成は図3と同様であり、同一機能を有する回路要乗には同一符号を付してその詳細な説明を省略す

【0065】図5には前記マルチメディアカードに対してデータ端子が8ピットとされる上位互換の更に別のメモリカードMC6が倒示される。このメモリカードMC6のカード基板1 Eは、図3のメモリカードMC4 に対して、前記端子結44 は、13のコネクタ端子2の形状を図するように延在させた点で相違している。即ち、端子指43のコネクを端子2の形なでは立たでは前部31列目に配置されコネクを端子3のコネクタ端子3の列方向一幅のコネクタ端子4と列方向で完全に線合う位置まて近在されている。その他の構成は図3と同様でもり、同一機能を有する回路要装には同一符号を付してその詳細な説明を省略する。

くは、図1、図2のメモリカードMC2, MC3は図6 のメモリカードMC1との関係において上位及び下位互 険性がある。図3のメモリカードMC4は図6、図1の 位及び下位互換性がある。そして図5のメモリカードM 【0066】《ICカードの互換性》上記より明らかな ように図1 乃至図5のメモリカー FMC2~MC6は図 6 のマルチメディアカード御拠メモリカードMC 1 もし くは図示しない公哲のマルチメディアカードに対して上 位五換性を有し、例えば上位メモリカードのカードソケ 例えば上位メモリカードを下位メモリカードのソケット に挿入して利用できるという下位互換性も備える。詳し メモリカードMC1, MC2との関係において上位及び 図2のメモリカードMC1, MC3との関係において上 C6は、図3のメモリカードMC4のコネクタ猫子2の ットに下位メモリカードを挿入して利用できる。更に、 下位互換性がある。図4のメモリカードMC5は図6、

配列と図4のメモリカーFMC5のコネクタ端尖2の配列との相補部を包含するコネクタ端平配列を有しているから、図1、図2、図3、図4及び図6の向れとの関係においても上位及び下位互後性のあるオールマイティーカードとして位置付けられる。

【0067】図7には前記オールマイティーカードMC6に対応されたカードソケットに当数メモリカードMC6を装着した状態が示される。カードソケット21は映留に夫々のコネクタ端平2に対応して突出されたソケット21は時間で夫々のコネクタ端中22名を有する。前記コネクタ端子20配列に、初いた、カードソケット22のソケット端子22Aの突出量を変えて統一列に配置する比較的簡単に構成を採用することができる。コネクタ端子2との接点はソケット端子22Aの先端(書印)部分である。

【0068】図8には図1のマルチメディアカード単地メモリカードMC1又は図示を省略するマルチメディアカードに対応されたカードソケット21に前記オールマイティーなメモリカードMC6を装着した状態が示される。前述のように、メモリカードMC6は前記1ピットモードが設定されることによってマルチメディアカードや勘メモリカードMC1又は図示を省略するマルチメディアカードイアカードと同じ動作が可能にされる。

【0069】図9には図2のマルチメディアカード部拠メモリカードMC3に対応されたカードソケット22に前記オールマイティーなメモリカードMC6を装着した状態が示される。前述のように、メモリカードMC6は前配4ピットモードが設定されることによってメモリカードMC3と同じ動作が可能にされる。

【0070】特に図示はしないが、図7のカードンケット22に図6及び図1万至図4のメモリカードMC1~MC5を装着しても、夫々所定の動作モードで動作することができ、カード厚さがマルチメディアカードの1.4mm厚と略同じであり、相互に他の何れのカードンケットにも挿入して利用可能な互換性が容易に実現可能になる。

【0071】図10には図7の前記カードンケット22を右するデータ処理システムの概略プロック図が示される。同図に示されるデータ処理システムは、前記1ビットモード、4ビットモードXは8ビットモードを遊択可能なメモリカードンケット22柱図7に済されるように接着されたメモリカードンケット22は図7に示されるように接着されたメモリカードンケット22は図7に示されるように接着される核数個のンケット端子22Aを有し、前記ンケット端子22Aを介し、前記ンケット端子22Aを有し、前記ンケット端子22Aを有し、前記ンケット端子22Aを有し、前記ンケット端子22Aを有し、前記ンケット端子22Aを有し、前記ンケット端子22Aを有し、前記シケット端子22Aで1ントローラ30を値える。前記カードイングフェースコントローラ30はホスト制御装置31の制御を受ける。ホスト装配31は倒えばCPUボードのような回路であり、マイクロ

プロセッサ、このマイクロプロセッサのワークRAMを 有し、バスを介して耐能カードイングフェースコントローラ30との間でコマンドやデータのインタフェース簡 単、そして、カードンケット22に装掛されたメモリガ・ FMCに対して耐速のような懸作モードの設定制御を 行う。これにより、MC1乃至MC6の何れのメモリカードも利用する事ができる。

【0072】尚、図示はしないが、メモリカードMC2 XはMC3のカードンケットを有するデータ処理システムに対しても、同様にして複数種類のメモリカードを利用可能に構成する事ができるできる。 【0073】《虹原間ショート防止》前記図1乃至図5のメモリカードMC2~MC6において前後2列のコネクタ塩子2の配列には虹鏡間ショートの防止が考慮されている。上記の倒では虹鏡供給用コネク塩子である井4の塩子の投力には塩子が画配されていない。図7に倒れている部分では、カードンケット22のソケット塩子は、低い塩子22Aまから配ったが多にコネクタ塩子でが配定されている。と長い塩子22A1が交互にコネクタ塩子2の半分のドッチで密集して配置されている。これに対して後ろにコネクタ塩子が無ければ、図7に例示されるように、電鏡電圧(Vdd)供給用の井4のコネクタ塩子に対応されるソケット塩子22Aョの同葉には長いソケット塩子22Aョの同葉には長いソケット塩子22Aョの同葉には長いソケット塩子22Aョの同葉に

[0074] これに対して図11の(A) に倒示されるように、電源阻圧 (V d d) 供給用の # 4のコネクダ塩子の後ろに # 10、 # 11のデータ塩子を配配したメモリカードMC7に対応されるカードソケット23では、 # 4のコネクタ塩子に対応されるソケット編子23A aの際には長いソケット端子23A aの際には長いソケット端子23A bが配置される中になる。

[0075]上記メモリカードMC7をカードソケット 23に挿入するとき、図11の(B)に倒示されるよう にソケット端子23Abの技点(画印部分)は電源電圧 Vddを入力する#4のコネクタ端子と回路の接地電圧 V a を入力する#3のコネクタ端子と回路の接地電圧 V a sを入力する#3のコネクタ端子の表面に関抜す る。このとき、電源電圧Vddを受けるソケット端子2 3Aaが#4のコネクク端子に導通し、回路の接地電圧 Vssを受けるソケット端子23Acが#3のコネクタ 端子に導通すると、図11の(C)に示されるように、 23Aaの接点、#4、23Abの接点、#3、23A cの接点を介して電源電圧Vddと接地電圧Vssがツ

ョートする。 【0076】図7に例示されるように虹原供給用コネクタ端子である#4の端子の後方にコネクタ端子を配配しないことにより、そのような虹隙ショートの真を未然にないことにより、そのような虹隙ショートの真を未然に

が止する事ができる。 【0077】前記柱級ショートの対策は、図12に例示されるように、メモリカード挿入方向第1列目のコネクタ端子列には、第2列目のコネクタ端子列に臨む部分に (15)

幅広の端子問距離を設定したコネクタ端子2Aを設ければよい。要するにコネクタ端子2Aの後方の角部分には比較的大きな面取り部分を形成しておけばよい。

[0078] その他の電源ショートの対策は、図13に 圏示されるように、短い方のソケット端子23Aa。23Acの接点の基端までの距離D1が、#3、#4のコネクタ端子の幅中性B1よりもい大きければよい。また、ソケット端子23Abの大きが#3、#4のコネクタ端子の幅中性B1よりもい大きければよい。また、ソケット端子23Abの大きが#3、#4のコネクタ端子の間隔寸法より十分小さければよい。但し、寸法的な規定によって電源ショートを防止する場合には、加工観報でによって電源ショートを防止する場合には、加工観報を記して電源があり、また、メモリカード自体剛体と見なすには無理があるため、高い倍額性をもって電源ショムすには無理があるため、高い倍額性をもって電源ショムすには無理があるため、高い倍額性をもって電源ショートをかまる。

フラッシュメモリチップ4の順とされ、前記コネクタ端 当該コネクタ端子2に前配接続パッド3を介して接続さ [0079] 《配象引き回しの削減》図1乃至図6で説 上での配置順序は当該カード基板の一辺に対して前記コ 方向に沿って縦長形状を有し、コネクタ端子2の側には れる複数個のコネクタインタフェース端子5Piと前記 フラッシュメモリチップ4の側には当該フラッシュメモ リチップ4に接続される複数個のメモリインタフェース 端子5Pjとを有する。前記フラッシュメモリチップ4 トローラチップ5 (5A, 5B) に接続される複数個の コントローラインタフェース端子4Pkを有する。前記 明したメモリカードMC1~MC6は、前記カード基板 ラチップ5(5A,5B)は前記コネクタ端子2の配列 はコントローラチップ5(5 A, 5B)の側に当該コン 端子5Pi,5Pj,4Pkは例えばボンディングパッ 子2はケーシング12から韓出される。前記コントロー ネクタ結子2、コントローラチップ5 (5A, 5B) ドによって構成される。

[0080] これによれば、縦長のコントローラチップ 5 (5 V, 5 B) をコネクタ端子2の側に寄せ、コンド モリチップ4を配置するから、フラッシュメモリチップ らの配列方向に規則的に配置すればよく、チップを迂回 のコネクタインタフェース端子5P;に前記接続パッド 3をボンディングワイヤ7を介して接続し、また、前記 A,5B)、メモリチップ4を夫々接続する配線はそれ ワイヤ8及び導電パターン9を介して接続してよい。こ ローラチップ 5 (5A, 5B) の反対側にフラッシュメ B) のメモリインタフェース端子 5 P j をポンディング したり、複雑に折れ曲がる配線を採用しなくてもよい。 【0081】前記コントローラチップ5 (5A, 5B) フラッシュメモリチップ4のコントローラインタフェー 4の配置領域を比較的大きくすることができる。さら に、前記コネクタ端子2、コントローラチップ5(5 ス結子4Pkに世記コントローラチップ 5(5A,5

域に寄与できる。

[0082] 図14の比較例に示されるようにコントローラチップやフラッシュメモリチップのボンディングバッドのようなインタフェース端子の向きが接続パッド3の向きに対してバラバラでもる場合には、接続パッド、コントローラチップ、メモリチップを共々接続する配線はチップを近回したり、複雑な路路を通り、カード基板の配線層を複雑化し、電気的特性を劣化させ、コストを上昇させ、信頼性も低くなってしまう。

【のの83】図15には図らのマルチメディアカード型地メモリカードMC1の回路架子央接状態の詳細な構成を平面的に倒示してある。図16はその維断面図である。図15及び図16の構成ではデスト端子10は図示を省略してある。また、図15、図16では図6とは異なる参照符号を用いた部分がある。

[0084]カード基板1はガラスエポキン樹脂などで構成され、そのカード基板1の裏面には前記コネクダ猫子2が導電パターンで形成されている。カード基板1の表面には、配線パターンや弥電パターンを介して前記コントローラチップ5、フラッシュメモリチップ4が契数されている。図において、3はスルーホール40を介して対応するコネクタ端子2に接続された接続パッドであ

【0085】図15において図6のボンディングワイキ8は8a、8b、8cに分けて図示してある。コントローラチップ5やメモリチップ4は研究ペアチップであり、それらの前記外部端午5pi,5pj,4pkは、アルミニウム、アルミニウム会、鑑又は鉄合会等のボンディングバッドである。

【0086】前記フラッシュメモリチップ4は、例えば になっている。このフラッシュメモリチップ4は、複数 個の外部端子4Pkとして、チップ、強択を指示するチッ プイネーブル信号 (チップ選択信号とも称する) /CE の入力端子、街込み動作を指示するライトイネーブル僧 **歩/WEの入力結子、入出力結子 1/00~1/07、 塩子、データラッチタイミングを指示するクロック信号** /SCの入力端子、 哲込み動作中かを外部に指示するレ ディ・ビジー信号R/Bの出力端子、リセット信号/R コントロールゲート、フローティングゲート、ソース及 びドレインを持つ不揮発性メモリセルトランジスタをマ トリクス配置したメモリセルアレイを有し、外部から供 給されるコマンドとアドレスにしたがって、データ読み 出し、消去、哲込み、ベリファイなどの動作を行うよう 入出力結チ1/00~1/01をコマン・データの入出 カ又はアドレスの入力の何れに用いるかを指示するコマ ン・データイネーブル信号/CDEの入力結子、出力動 作を指示するアウトプットイネーブル信号/OEの入力 ESの入力端子を有する。

【0087】前記コントローラチップ 5 は外部からの指示に従って前記フラッシュメモリチップ 4 に対する リー

れにより、カード基板の配線層を簡深化でき、コスト低

ド・ライト動作を制御し、更に、データセキュリティー若しくは著作権保護などを考慮して、前記フラッシュメモリチップ4に勧込むデータに対して暗号化を行い、前記フラッシュメモリチップ4から読み出したデータに対して復号を行う機密保護機能を備えている。

[0088]コントローラチップ5の外部塩子5 Pitx、コネクタ塩子3の入出力機能に対応される。コントローラチップ5におけるメモリアクセスのための外部塩子5 Pitcて、フラッシュメモリチップ4に対するチップ強収信号/CE0の出力塩子、フラッシュメモリチップ4に対するチップ4に対するチップ4に対するチップ4に対するチップ4に対するチップ4に対応され且つそれとは入出力方向が逆にされた外部塩子を有する。

[0089]上述のように、前記接続パッド3とコントローラチップ5の外部端子5Piとの接続にボンディングワイヤ7を用い、前記コントローテップ5とフラッシュメモリチップ4との接続にボンディングワイヤ8a、8b、8cを用いることにより、前記ボンディングワイヤによ数1に密集させて形成しなくてもよい。コントローラチップ5やフラッシュメモリチップ4の上方空間を配線に利用できる。要するに、ボンディングワイヤの空中部に利用できる。要するに、ボンディングワイヤの空中配線に利用できる。要するに、ボンディングワイヤの空中配線に利用できる。要するに、ボンディングワイヤの空中配線により、基板配線を簡略化することが可能になる。

チップ4をボンディングワイヤでコントローラチップ5 に並列的に接続している。このとき、前記2個の不揮発 **うに位置をずらして重ねた状態で前記カード基板1に実** 装してある。これにより、夫々の不憚発性メモリチップ 4を重ねずに配置する場合に比べて、コントローラチッ グワイヤの不所望な接触や断線の戯を低域することがで きる。複数個の不揮発性メモリチップを積層するときの 性メモリチップ4を夫々の外部猫子4Pkが露出するよ **この引き回し扱さが短くなる。したがって、ボンディン** ずらし母は、上陌チップのボンディング用外部結子の下 い。ポンディング用外部結子の下に下屆のチップが存在 していないと、ボンディング時の機械的な力によるチッ 【0090】図15の構成では2個のフラッシュメモリ には一つ下層のチップが存在できる範囲で決めればよ **どちとの距離が短くなり、ボンディングワイヤ8b、** プ損傷の虞があるからである。

【0091】図16において、前記コントローラチップ 5及び不揮発性メモリチップ4は全体として熱硬化性樹脂5でモールドされている。このとき、熱硬化性樹脂55によるモールド領域にはスルーホール40を含まないようになっている。したがって、圧力をかけてモールドを行うとき、モールド増脂55がスルーホール40を介してカード基板1の凝倒に溢れて、モールド不良を生ずるような風を排除することができる。

 [0092] 図16において、カード基板1の設価を整準 ウケーシング12は倒えば安面を絶験コーティングした 金属キャップ等で構成することができる。これにより、 樹脂キャプに比べて、EMI (Electro Magnetic Interference: 虹磁液妨碍) 対策になり、機械的な縮め付け による封止や高温のキャブ対止も可能になる。

[0093] 《テスト協子》図1乃至図6で設明したカード基板1、1A~1Eは、コントローラチップ5及びフラッシュメモリチップ4の実数後におけるテストを効略化するために、前記コントローラチップ5及び前記メモリチップ4に接続するテスト塩子10が設けられている。テスト塩子10はケーシングに組み込んだ後は常時路出きせない方がよいから、この製点に立てば、前記テスト塩子は前記カード基板のコネクタ端子3の形成出とは反対側の面に形成されている。

[0094]図17には図6のマルチメディアカード印拠メモリカードMC1のテスト塩子の接続状態が倒示される。図17ではデスト塩子の接続状態を強闘するためにコントローラチップ5と不得発性メモリチップ4との接続状態については図示を簡略化している。図17において図6と同一機能を有する回路與蒸には同一符号を付してその詳細な説明を省略する。

【0095】コントローラチップ5は、図6には図示を省略しているが外部結子5P」の一つとして内部でプルアップしたテスト佰号/TESTの入力結子(単にテスト結子/TESTと記む)を有する。このテスト結子/TESTは、ローレベルが入力されているとき、不指部件メモリチップ4とのインダフェース結子、特に出力結子を近出力インピーダンス状態、又は私力型作不可能な状態に懸御する。また、TEST入力結子はモキュリティーのためシリアルコマンド(毎号の合)で入力増加はしてもよい。

i のうち電源電源V d d 用の外部端子に配換1 1 d で接 【0096】カード基板 1 には前配コントローラチップ 5のメモリインタフェース室のテスト結子/TESTに れている。カード基板1には前阳コントローラチップ5 のメモリインタフェース側の残りの全ての外部端子 5 P 5のコネクタフェース

回の外部結子 5 Piのっちグラン ドロ源Vss用の外部端子に配線11cで接続されたテ スト用グランド結子10cと、同様に、前記コントロー ラチップ 5のコネクタインタフェース回の外部結子 5 P 売されたテスト用電源端子10dが設けられている。図 17において、33で示されるものは静電破壊防止のた 配級11aで接続されたアスト制御端子10aが形成さ 0 bが形成されている。また、前記コントローラチップ のガードリング 3 3 はカード基板 1 を周回し、回路のグ 」に配繳11bで一対一対応に接続されたテスト端子1 めにカード基板1に追加されたガードリングである。

【0097】 前的コントローラチップ 5のメモリインタ

ランド駐原塩子に接続されている。

(14)

宿身/TESTを前記コントローラチップ5に供給する コントロール結子10gを有するから、アスト結子10 b~10dを用いてメモリチップ4を単独テストするこ フェース包括子を拓インパーダンス状態に動御する制御

[0098] テスト端子10b、10c、10dが前記 ス制御することができる。これにより、コントローラチ カード基板1に形成されているから、コントローラチッ **ど5が静電破壊等によったメモリコントロール動作不可** 10 dを介し前記不揮発性メモリチップ 4を直接アクセ ップ5が破壊されても、不煩発性メモリチップ4にデー **能にされたとき、外部からテスト端子10b、10c、** タが残っていれば、これを容易に回復することができ 【0099】《ハンドリング性向上》図1乃至図6で説 ドは、1. 4mmのように比較的群く、また、24mm ×32mmのように比較的小さい。そのようなメモリカ - FMC 1 ~MC 6 の保管及び取り扱い性能を向上させ **るために、図18、図19に例示されるようにメモリカ** ードMC1~MC6のケーシング12に表真に貫通する **以通孔40を形成する。貫通孔40の周囲は、座ぐられ** ていてケーシング12の外核に運通されている。図18 の例では座ぐり部分41はメモリカードの種別などの情 報を表示するための段差部(キャビティー領域)が流用 されている。図19では特別に座ぐり部分41を形成し てある。図19において42で示される部分はメモリカ ドの種別などの情報を表示するための領域である。貸 面孔40の周囲を補強するために所聞ハトメのような中 明したマルチメディアカード部拠カード等のメモリカー 空部材を挿入してもよい。

【0100】図20に例示されるように開閉可能なリン C2~MC6)の保管及び持ち運びが容易になる。また グ43に**只**通孔40を通せば、メモリカードMC1 (M リング43に通した状態を出荷形態としてもよい。

イ好け。

になり、ストラップ44がメモリカードMC1 (MC2 [0101] 図21に例示されるように、貫通孔40に ストラップ44を通しても良い。図22に例示されるよ (MC2~MC6)をPCカードアダプタ45に装着す る場合を想定する。同図(A), (B), (C)の順に **装着が進むと、前記貫通孔40の部分もPCカードアダ** プタ45に挿入されることになる。このとき、メモリカ ードMC1(MC2~MC6)の外縁に連通する前記座 ぐり部分41がストラップ44の接続リング部分の逃げ うにストラップ44をつけたままでメモリカー FMC1 ~MC6)の装箔を妨げる事はない。

[0102] また前記真通孔40には、図23に例示さ れるように中空リペット50を用いてコネクタ端子2の 即ち、メモリカードMC1 (MC2~MC6) の結子屆 と既略相似形の平板状の保護カバー51を用意し、この 保髄カバー5.1を枢支 (回動可能に軸支) してもよい。

2に重ねられた状態で前記コネクタ端子2を覆う。この ードMC1 (MC2~MC6) に実装されているコント 保護カバー51は不用意にコネクタ端子2に触れてしま う事態を抑制する事ができるから、この点で、メモリカ 6)の結子恒(コネクタ結子2が形成されている面)に **重ね、その上から中空リベット50を貫通孔40に向け** て、保護カバー51を開閉可能にする。保護カバー51 は例えば薄いプラスチック板であり、前記ケーシング1 ローラチップ5の静電破壊防止を強化することができ 保護カバー51をメモリカードMC1(MC2〜MC て挿入し、中空リベット50の突出端を幅広に変形し

リカードMC1(MC2~MC6)の保管及び持ち運び 【0103】図24に示されるように、前記中空リベッ ト50の中空孔40Aに前記リング43を通せば、メモ に便利である。

ればメモリカードMC1 (MC2~MC6) の装着を妨 同図(A), (B), (C)の順に装着が進むと、前配 中空リベット50もPCカードアダプタ45に挿入され [0104] 図25に例示されるように保護カバー51 ることになるが、中空リベット50の頭部が比較的薄け 6)をPCカードアダプタ45に装着する事ができる。 をつけたままでもメモリカードMC1(MC2~MC げるずはない。

いる。前記貫通孔40の形成とシール貼り付けは別工程 ドMC1(MC2~MC6)のキャビティー部分には哲 付けられている。シールには記憶容量などが印刷されて [0105] 尚、図20乃至図25においてメモリカー 記貫通孔40や中空リベット50を避けてシールが貼り で行われるから、相互の孔の位置合わせなどを行わなく

部62を形成する。この案内部62の斜面(所翻C加工 が、(A)平面図、(B)正面図、(C)側両図によっ に、メモリカード挿入方向先端椽部60からケーシング 12の端子面61に至る斜面又は円弧で形成された案内 面)又は円弧(R加工面)はその色の結縁部に形成され 【0106】《メモリカードの破損防止》図26にはメ て倒示される。メモリカードMC1 (MC2~MC6) モリカードMC1 (MC2~MC6) の端子面の状態 た斜面及び円弧よりも大きくされている。

[0107] メモリカードMC1 (MC2~MC6) を C1 (MC2~MC6) の前記案内部62にソケット結 子20A (21A, 22A) の接点が当接し、接点が衝 カードンケットに挿入するとき、先ず、メモリカードM カードMC1 (MC2~MC6) のケーシング12の先 撃的にカードの先端に衝突することなく、接点を観やか に端子面61に案内する。これにより、経時的にメモリ **福部が変形したり角裂が入る戯を未然に防止することが** できる。ソケット端子に曲がりを生ずる戯もない。

【0108】前記案内部62はカード基板1 (1A~1

とき、図26に代表されるようにカード基板の方向性を 示すための斜め切取り部分63が存在すると、前配肉厚 部分を確保するのが難しい場合も想定される。その場合 E) に形成するのは難しく、ケーシング12に形成する **トケーシングの肉厚が残っていなければならない。この** には、図27に例示されるように、斜め切取り部分63 を 2 辺切り取り部分 6 4 として成形すれば、ケーシング ド基板1 (1A~1E)の周囲にはある程度の幅を持っ のが容易である。したがって、端子面61においてか-12のその部分の肉厚を確保し易くなる。

~MC6)では記憶容量等のようにその属性情報等が表 もよい。部品点数削減等を考慮する場合のは、図29に 2の要面に予め印刷しておけばよい。特に図示はしない が、印刷に代えて文字情報 6.7をケーシング1.2の装面 モリカードの組立て前に行うのが良い。 半導体チップに 【0109】《情報投示》メモリカードMC1 (MC2 示される。そのような情報表示は図28に例示されるよ **シにケーシング 1 2 へのシール 6 6 の貼り付けで行って** 例示されるように、所要の文字情報67をケーシング1 に予め凹陥形成してもよい。前記印刷又は凹陷形成はメ 無用なストレスを与えずに済む。

再び解除できる。

うに爪 2 3 を折ってケーシング 1 2 に 溝 2 4 を形成すれ ぱよい。 溝74をシール等で覆えばライトプロテクトを

ライトプロテクトを行う場合には図34に例示されるよ

[0110]また、図30に例示されるように、カード ンケットへのメモリカードMC1 (MC2~MC6)の 挿入方向を指示する指示記号(例えば三角記号)68を 前記ケーシング12の表面に予め凹陥形成する。特に図 示はしないが、凹陥形成に代えて指示記号(例えば三角 記号)68をケーシング12の表面に予め印刷してもよ い。これにより、指示配号を有するシール等をの部品を 削減する事ができる。

下で、ライトプロテクトが必要な場合には、図31及び (MC2~MC6)は前述のように比較的小さく苺いか ら、ライトプロテクトのために機械的なスライド機能を **採用するスペースを割く事は難しい。このような事情の** 図32に例示されるシール構造、図33及び図34に例 [0111] 《ライトプロテクト》メモリカードMC1 示される爪構造を採用すればよい。

ず、これによってライトプロテクト解除状態が検出され、 【0112】図31はシール方式によるライトプロテク ト解除状態(瞀換え可能状態)を示し、図32はシール (A) は平面図、(B) は(A) のA-A矢視断面図で ある。シール方式ではケーシング12に溝70を形成し ておき、備70をシール71で覆う事によって、カード ソケット側の図示を省略するレバーが構70に入り込ま る。ライトプロテクトを行う場合には図32に倒示され るように潰70からシールを外せばよい。 再度シールを **方式によるライトプロテクト状態を示す。各図において** 貼ればライトプロテクトを解除できる。

一化、即ち苺へ回状にして、ケーシングの全体的な厚さ 図示には明示されていないが、その領域だけキャビティ 【0113】シール71の段差の増加を防止するには、

を抑えるようにしてもよい。

るライトプロテクト状態を示す。各図において(A)は 【0114】図33は爪方式によるライトプロテクト解 平面図、(B)は(A)のA-A矢視断面図である。爪 除状態(巷換え可能状態)を示し、図34は爪方式によ **方式ではケーシング12の1辺に設模に貫通する一対の** 3 Aの間にはケーシング12の表页に割構73Bを形成 く。爪13が折られていない状態では、カードンケット 型結約13A, 13Aを離間形成し、割結的13A、1 国の図示を省略するレバーが爪73に阻まれて動かず、 これによってライトプロテクト解除状態が検出される。 し、これにより、折り曲げ可能な爪73を形成してお

図において、103で示されるものはメモリアレイであ ングゲートFG、そしてフローティングゲートに函問絶 て構成される。コントロールゲートCGはワード線10 5にはフラッシュメモリチップ4の一例が示される。同 り、メモリマット、データラッチ回路及びセンスラッチ 回路を有する。メモリマット103は電気的に消去及び 哲き込み可能な不憚発性のメモリセルトランジスタを多 数有する。メモリセルトランジスタは、例えば図36に 例示されるように、半導体基板若しくはメモリウェルS 6に、ドレインDはピット級105に、ソースSは図示 【0115】《フラッシュメモリチップ》ここで、前配 **レラッシュメモリチップ4について説明しておく。図3** UBに形成されたソースS及びドレイソロと、チャンネ ル領域にトンネル酸化膜を介して形成されたフローティ **椽膜を介して重ねられたコントロールゲートCGを有し** を省略するソース穣に接続される。

108から出力される内部和補アドレス倡号をデコード [0116] 外部入田力結子1/00~1/07は、ア ドレス入力結子、データ、入力結子、データ田力結子、コ マンド入力協子に兼用される。外部入出力端子1/00 ~1/07から入力されたXアドレス倡号はマルチプレ クサ107を介してXアドレスパッファ108に供給さ れる。Xアドレスデコーダ109はXアドレスパッファ してワード線を駆動する。

図示を省略するデータラッチ回路が設けられている。ど 【0111】 担配ビット徴105の一緒側には、図示を ット線105はソアドレスデコーダ111から出力され される。外部入出力端子1/00~1/07から入力さ る遊択信号に基ムいて ツゲートアレイ回路 113 た遊択 セットされ、プリセット値を超点に順吹インクリメント されたアドレス倡号が前記ソアドレスデコーダ111に ** 容をしない スタッチ回路が設けられ、街路には回じく** れたソア ドレス信号はソア ドレスカウンタ 1 1 2 にプリ 与えられる。 (19)

8に与えられる。前記データ制御回路116は、入出力 モード制御回路118の制御に従った論理値のデータを ット線は、データ出力動作時には出力パッファ115の 入力始子に導通され、データ入力動作時にはデータ制御 回路116を介して入力バッファ117の出力結子に導 **画される。出力バッファ115、入力バッファ117と** 首記入出力端子1/00~1/01との接続は前記マル 1/07から供給されるコマンドはマルチプレクサ10 [0118] Yゲートアレイ回路113で遊択されたど チブレクサ107で氫錚される。入出力웚子1/00~ 7及び入力パッファ117を介してモード制御回路1.1 箱や1/00~1/0~かの供給されるゲータの街に、 メモリアレイ103に供給可能にする。

[0119] 制御倡号バッファ回路11.9には、アクセ ウトプットイネーブル信号/OE、ライトイネーブル信 ブル信号/CDEが供給される。モード制御回路118 は、それら信号の状態に応じて外部との信号インタフェ 対するコマンド又はデータ入力の場合、前記信号/CD トされ、信号/WEがアサートされる。これにより、モ 号/WE、データラッチタイミングを指示する信号/S C、リセット信号/RES及びコマンド・データイネー **ース機能などを制御し、また、コをソドコードに従った** 内部動作を制御する。入出力盛子1/00~1/07に Eがアサートされ、コマンドであれば更に倡号/WEが アドレス入力であれば、前記信号/CDEがネゲー 0.7からマルチプレクス入力されるコマンド、データ及 びアドレスを区別できる。モード制御回路118は、消 去や毎込み動作中にレディー・ビジー信号R/Bをアサ ス制御信号として前記チップイネーブル信号/CE、ア **−ド地海回路118は、外部入出力結チ1/00~1/** アサート、データであれば信号/WEがネゲートされ ートしてその状態を外部に知らせることができる。

[0120] 内部電源回路120は、街込み、消去、ベ リファイ、読み出しなどのための各種動作電源121を 生成して、前記Xアドレスデコーダ109やメモリセル アレイ103に供給する。

フラッシュメモリチップ 4の動作は、基本的にコマンド ているコマンドは、酰み出し、消去、む込み、等のコマ 【0121】前記モード制御回路118は、コマンドに によって決定される。フラッシュメモリに割り当てられ 従ってフラッシュメモリチップ4を全体的に制御する。 ンドとされる。

[0122] フラッシュメモリチップ4はその内部状態 を示すためにステータスレジスタ122を有し、その内 容は、倡号/0日をアサートすることによって入出力増 チ1/00~1/07から読み出すことができる。

定されるものではなく、その要旨を逸脱しない範囲にお 【0123】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 いて種々変更可能であることは言うまでもない。

【0124】倒えば、本発明はマルチメディアカードの シュメモリ等の別の規格のメモリにも適用することがで きる。また、メモリカードに暇らず、インタフェースカ る。本発明の1Cカードに実抜されるメモリは不揮発性 メモリに限定されるものではなく、揮発性メモリ(SR モリと揮発性メモリとの双方が搭載される1Cカードで あってもよい。メモリカードの用途によっては、前記フ ラッシュメモリチップは、別の配憶形式による不懈発性 外形仕様以外のメモリカード、例えばコンパクトフラッ **ードとして機能する I Cカードにも適用できる。マルチ** メディアカード特の小さく苺いICカードの仕様であっ AM、DRAM等)であってもよい。また、不晳発性メ てもインタフェースカードに適用することは可能であ メモリチップ、マスクROMであってもよい。

[0125] 以上の説明では主として本発明者によって カードに適用した場合について説明したが、本発明はそ れに限定されず、通极、クレジットカード、1Dカード なされた発明をその背景となった利用分野であるメモリ 等の1 Cカードの用途にも適用することができる。 [0126] [発明の効果] 本願において開示される発明のうち代装 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0127】すなわち、ICカードの便利性及び恪頼性 を向上させることができる。

【0128】コネクタ端子の配列や機能に関する互換性 の実現が容易な1Cカードを提供することができる。

[0130] 配換パターンの密集やボンディングワイヤ の密集を回避でき、高速且つ高性能で高信頼性の1Cカ 【0129】カードンケットへの装着時に電源間ショ トを生じ難い1Cカードを実現することができる。

【0131】簡単な構成によってコネクタ結子からのサ **ージ流入を阻止可能な1Cカードを実現することができ** ードを提供することができる。

|図面の簡単な説明|

ビットとされる上位互換のメモリカードの端子面と実装 【図1】 マルチメディアカードに対してデータ結子が4 面を示す説明図である。

ビットとされる上位互換の別のメモリカードの端子面と [図2] マルチメディアカードに対してデータ結子が4 英装面を示す説明図である。 [図3] マルチメディアカードに対してデータ結子が8 ビットとされる上位互換のメモリカードの端子面と実装 面を示す説明図である。

[図4] マルチメディアカードに対してデータ端子が8 ビットとされる上位互換の別のメモリカードの塩子百と 実装面を示す説明図である。 [図5] マルチメディアカードに対してデータ結子が8 ビットとされる上位互換の更に別のメモリカードの端子

面と実装面を示す説明図である。

【図6】 マルチメディアカード勧越メモリカードの結子 fiと実装面の状態を示す説明図である。 [図1] 図5のオールマイティーカードに対応されたカ

[図8] 図1のマルチメディアカード苺勘メモリカード こ対応されたカードンケットに前記オールマイティーな **ードソケットに当該メモリカードを装着した状態を示す** 説明図である。

[図9] マルチメディアカード準拠メモリカードに対応 されたカードソケットに前記オールマイティーなメモリ メモリカードを装着した状態を示す説明図である。 カードを装着した状態を示す説明図である。

【図10】図7のカードソケットを有するデータ処理シ ステムの旗路ブロック図である。 【図11】 電源問ショートを生ずるコネクタ端子配列を

【図12】コネクタ端子の面取り部分によって電源間シ ョート防止を耕ずる例を示す説明図である。 北較例として示す説明図である。

【図13】 ソケット増子の長さ寸法などによって電源間 ショート防止を擁する例を示す説明図である。

【図14】カード基板上で配線引き回しが増大する比較 例を示す説明図である。

ドの回路案子実装状態の詳細な構成を例示した平面図で [図15] 図6のマルチメディアカード準拠メモリカー **\$**5°

[図16] 図15の統芦用図である。

【図11】図6のマルチメディアカード都拠メモリカー ドのテスト端子等の接続状態を取ら例示する平面図であ 【図18】メモリカードに貫通孔を形成した第1の例を 【図19】メモリカードに貫通孔を形成した第2の例を 下す斜視図である。

[図20] メモリカードに形成した質通孔の第1の利用 示す斜視図である。

[図21] メモリカードに形成した質通孔の第2の利用 的版を倒示する斜視図である。 形骸を倒示する斜視図である。

[図22] 図21のメモリカードをPCカードアダプタ に装着する操作を示す説明図である

[図23] メモリカードに保護カバーを設けた例を示す 当視図である。 【図24】保髄カバーを設けたメモリカードの保管協模 を例示する斜視図である。 [図25] 図23のメモリカードをPCカードアダプタ に装着する操作を示す説明図である [図26] メモリカードのケーシングに家内部を設けた 第1の例を示す説明図である。

[図27] メモリカードのケーシングに案内部を設けた 第2の例を示す説明図である。

[図28] メモリカードの風性情報をシールを貼って扱 |図29]、メモリカードの風性情報をケーシングへの印 削で表示するメモリカードの倒を示す分解斜視図であ ドするメモリカードの例を示す分解斜視図である。

【図30】メモリカードの挿入方向を示す支持配号をケ ーシングに凹陷形成で投示するメモリカードの例を示す

料税図である。

【図31】シール方式によるライトプロテクト解除状態 【図32】シール方式によるライトプロテクト状態を示 を示す説明図である。

[図33] 爪方式によるライトプロテクト解除状態を示 [図34] 爪方式によるライトプロテクト状態を示す説 す説明図である。 す説明図である。

【図35】 フラッシュメモリチップの構成を倒示するプ ロック図である。 明図である。

【図36】フラッシュメモリチップ用の不相発性メモリ セルトランジスタの構造を概略的に示す断面図である。 [你号の説明]

MC1~MC6 メモリカード 1、1A~1E カード基板

2 コネクタ結子

2A 面取部分を有するコネクタ結子

板続ペッド

4 b k コントローアインタンェース結中 4 フラッシュメモリチップ

5 P i コネクタインタレェース 44 H 5 コントローラチップ

7,8,9、11 ポンディングワイヤ 5 P j メモリインタフェース結子

10a 無海路小

一0 アスト結子

12 ケーシング

20, 21, 22 カードソケット

30 カードインタフェースコントローラ 20A, 21A, 22A ソケット猛子

ホスト装置


座ぐり部分 黄油孔 40


保鞭カベー 案内部 2 -6 2

文字情報 2 9

指示配号 8 9

7 3





東京都小平市上水本町五丁目20番1号 株

(72)発明者 鴉川 洋介

Fターム(参考) 2C005 MA06 MA33 MA40 MB04 MB10

式会社日立製作所半導体グループ内

58035 AA00 BB09 BC00 CA01 CA08 CA38

[図35]

3 5

メメトレン・ストリング・ログ

8 **1** 2

```
[公報種別] 特許法第17条の2の規定による補正の掲載
                                          2. 17)
                                       [発行日] 平成17年2月17日(2005.
                  [部門区分] 第6部門第3区分
```

(P2001-209773A)(出願番号】特願2000-18030 (P2000-18030) (公開日】平成13年8月3日(2001, 8, 3) (公開番号)特開2001-209773 [国際特許分類第7版] 521 G06K 19/073 G06K 19/077 19/00 19/00 B42D 15/10 B42D 15/10 19/00 G06K G06K G06K [FI]

手統補正曹】

8 . ო 提出日]平成16年3月8日(2004. [手続補正1]

[植正対象 哲類名] 明細醇

特許請求の協田 **| 補正対象項目名**|

補正方法】変更

【補正の内容】

【特許請求の範囲】

[語状項 1]

前記コネクタ端子は第1および第2の端子列が、1 Cカード挿入方向の前後に隣合う形で 半導体集積回路チップが実装され複数個のコネクタ端子が形成されたカード基板を有し、 **前記コネクタ揺?をケーシングから臨出する1Cカードであった、**

かつ列相互間で前記端了列の配列方向にずらされて千鳥状に配置されて成り 前記第1の端子列は電源電圧供給用のコネクタ端子を有し、 前記第2の端子列は、前記電源電圧供給用のコネクタ端子に隣接する部分と、前記電源電

圧供給用のコネクタ端子の両サイドにある端子間領域に隣接する部分に、端子間領域を有 することを特徴とする I Cカード。

[請求項 2]

半導体集積回路チップが実装され複数個のコネクタ端子が形成されたカード基板を有し、 当記 コスクタ 端子をケーシングから 韓田する I C カードであって、 前記コネクタ端子は1 Cカード挿入方向の前後に形成された第1および第2の端子列を有 し、第1の端子列に配置されたコネクタ端子の端子間領域の配列と第2の端子列に配置さ れたコネクタ猫子の猫子間領域の配列とが列方向で相互にずらされて成り、

前記第1の端子列は電源電圧供給用のコネクタ端子を有し、

圧供給用のコネクタ端子の両サイドにある端子問領域に隣接する部分に、端子問領域を有 前記電源電 前記第2の端子列は、前記電源電圧供給用のコネクタ端子に隣接する部分と、 することを特徴とする10カード。

[韶永坻3]

半導体集積回路チップが実装され複数個のコネクタ端子が形成されたカード基板を有し、 **擅記コネクタ端子をケーシングから韓出する I Cカードであって、**

前記コネクタ端子はICカード挿入方向の前後に形成された第1および第2の端子列を有 し、第1の端子列に配置されたコネクタ端子の列方配置と第2の端子列に配置されたコネ

前記第1の端子列は電源電圧供給用のコネクタ端子を有し、

存置2001-209773

(36)

前記第2の端子列は、前記電源電圧供給用のコネクタ端子に隣接する部分と、前記電源電 王供給用のコネクタ端子の両サイドにある端子間領域に隣接する部分に、端子間領域を有 することを特徴とする I Cカード。

[群水項 4]

前記第2の端子列に配置されたコネクタ端子の列方向一端のコネクタ端子は前記第1の端 子列に配置されコネクタ端子の列方向一端のコネクタ端子と列方向で隣合う位置まで延在

训記第2の端子列に配置されたコネクタ端子の列方向他端のコネクタ端子は前記第1の端 子列に配置されコネクタ端子の列方向他端のコネクタ端子と列方向で隣合う位置まで延在 されて成るものであることを特徴とする請求項2又は3記載の1Cカード。

[智米風 2]

前記コネクタ端子は2個の接地亀圧供給用端子、及び1個のクロック信号入力用端子を含んで成るものであることを特徴とする器求項1乃至4記載の何れか1項記載の1Cカード

[體水項6]

全部で9個設けられて成るもの **训記コネクタ端子は、4ビット分のデータ用端子を含み、** であることを特徴とする請求項 5 記載の 1 Cカード。

「甜水瓜~】

前記コネクタ端子は、8 ビット分のデータ用端子を含み、全部で13個設けられて成るも のであることを特徴とする請求項5記載の1Cカード。



(12) United States Patent

Nishizawa et al.

US 6,945,465 B2 Sep. 20, 2005 (10) Patent No.: (45) Date of Patent:

(54) INTEGRATED CIRCUIT CARD HAVING STAGGERED SEQUENCES OF CONNECTOR TERMINALS

FOREIGN PATENT DOCUMENTS

(75) Iovenors. Hivonaka Nishizawa, Fuchu (JP);
Haruji Lishinare, Kawaguchi (JP);
Atsushi Shirmakai, Kodare (JP);
Koulchi Kraemone, Kogueti (JP);
Vousuke Yukawa, Kokubunji (JP).

(73) Assignee: Hitachl, Ltd., Tokyo (JP)

Subject to any disclaimer, the term of this patent is extended or adjusted under 35 U.S.C. 154(b) by 930 days. (*) Notice:

"The MultiMediaCard", The MultiMediaCard System Summary Version 2.2, Jan., 2000 MMCA.

cited by examiner

OTHER PUBLICATIONS 4-152193 A • 5/1992 9-17511 A • 1/1997 2000-214970 8/2000

Primary Examiner—Jared J. Pureman (74) Attorney, Agent, or Firm—Miles & Stockbridge P.C.

ABSTRACT

(21) Appl. No.: 09/756,867

Jan. 10, 2001 (22) Filed:

Prior Publication Data (65)

Foreign Application Priority Data US 2001/0009505 A1 Jul. 26, 2001 8

Jan. 25, 2000 (JP)

.... 235/492; 902/26; 361/737; 361/822; 439/60 .. G06K 19/06 (51) Int. Cl.' (52) U.S. Cl.


(56)

.. 361/42 235/492 235/492 235/492 U.S. PATENT DOCUMENTS

... 2000-018030

ard is assigned to another staggered connector terminal irrangement, then backward compatibility can also be serein the amounts of protrusions of socket terminals of integrated circuit chips mounted thereon and a plurality connector terminals formed thereon. The connector term plural sequences in staggered form bety An IC card has a card substrate having

8 Claims, 27 Drawing Sheets



Sep. 20, 2005 U.S. Patent

Sheet 1 of 27

US 6,945,465 B2

FIG. 1(A)









FIG. 1(B)











U.S. Patent

US 6,945,465 B2

Sheet 10 of 27

Sep. 20, 2005

U.S. Patent

FIG. 12

FIG. 14





FIG. 13



U.S. Patent

MC1

91 '9<u>1</u>

99

MC1 (MC2-MC6)

FIG. 21

MC1(MC2~MC6)

US 6,945,465 B2

Sheet 16 of 27

Sep. 20, 2005

U.S. Patent

FIG. 20

U.S. Patent

Sheet 27 of 27

US 6,945,465 B2

Sheet 26 of 27

Sep. 20, 2005

U.S. Patent

FIG. 35

U.S. Patent

MEMORY DRAIN ង SÙB INTERLAYER DIELECTRIC TUNNEL OXIDE FILM FIG. 36 FLOATING GATE CONTROL GATE MEMORY WELL MEMORY SOURCE

22 MEMORY MAT, DATA LATCH CIRCUIT, SENSE LATCH CIRCUIT Y ADDRESS ~ 112 8-MODE CONTROL CIRCUIT DECODER X ADDRESS 6-X ADDRESS 99 107 119 \$6 R/B∳ VSS VSS

INTEGRATED CIRCUIT CARD HAVING STAGGERED SEQUENCES OF CONNECTOR

BACKGROUND OF THE INVENTION

connector terminals for an IC card, and utilizability and reliability of an IC card, and related to, for example, a echnology effective for application to a compatible memory card such as a multi media card (Multi Media Card). The present invention relates to a technology for improving compatibility related to an arrangement and functions of

2

of an interface, such as a multi media card or the like aimed to perform, for example, the transfer of information between cellular phone and digital nework device. As described in, for example, the System Summary issued from the Multi Media Card Association, the multi media card has seven connector terminals as external interface terminals and adopts a serial interface. As compared with an ATA interface adopted by a PC card or hard disk, it can lighten a load on There has been provided a memory card having implemented reductions in size and weight and the simplification host system and can be used even in a simpler system.

Further, an SD card has been proposed as an upward 25 compatible memory card like a multi media card, which dopts a serial interface and has nine connector terminals.

SUMMARY OF THE INVENTION

The present inventors have carried out various discussions 30 about compatibility, function expansion, an improvement in reliability, etc. with respect to a multi media card.

vidual memory cards is reflected on the shapes and layout of the connector terminals of the earth. Further, the point of difference is reflected on each secket terminal of a card oxcoket. Thus, it has been revealed by the present inventors a that if there is no commonality between arrangements and other shapes of connector terminals even if there is consistency it. The shapes and layout of connector terminals for a multi media card or the like have firstly been discussed. A point of difference between interface specifications of each indito implement compatibility and upward compatibility among the memory cards. between the size and thickness of each casing, it is difficult

capable of obtaining a data inputoutput rate necessary for data processing as compared with the PC card or compact lasts card or the like which adops the APA interface. In order to cope with it, the number of connector terminals for data input/output must be increased. At that time, the comis secondly estimated that a serial interface is not patibility should be taken into consideration from the above

S 8 desired to increase the number of the connector terminals while the size of the IC card remains unchanged. Thirdly, the present inventors have found out the need for contrivances for avoiding the occurrence of a power-to-power short in any relative position between connector when the IC card is inserted into the card socket, where it is erminals of an IC card and socket terminals of a card socket

with a PC card needs a contrivance in which forms such as storage of the IC card, carrying thereof, its shipment, etc. are Fourthly, an IC card which is small and thin as compared

directly touches the connector terminals upon detachment and carrying of the multi madis and, electrostic discharge danage will occur according to a stage scaceding resistance to ESD protection of an mounted semiconductor integrated circuit chip. The multi media card is expected to be singly carried or often detached from a host device. Thus, the present inventors have found out the utility for the enhance-ment of prevention of the electrostatic discharge damage. Thus, there is a possibility that when a finger or the like

wring patterns and that of bonding wires so as not to cause malfunctions due to an undesired leak on a signal line since a free space on a card substrate is reduced due to an improvement in the function of an IC card and an increase in the number of connector terminals, leads to an improvement in the reliability of the IC card. Sixthly, consideration taken to avoid the compaction of

2

An object of the present invention is to improve usability and reliability of an IC card.

Another object of the present invention is to provide an IC card which is easy to implement compatibility related to an arrangement and functions of connector terminals.

ន

A further object of the present invention is to provide an IC card which is hard to cause a power-to-power short upon loading in a card socket.

A still further object of the present invention is to provide an IC card which is capable of avoiding compaction of wiring patterns and that of bonding wires.

A still further object of the present invention is to provide an IC card which is capable of blocking the inflow of surges from connector terminals by a simple structure.

The above, other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings. 23

possible to support or cope with even downward compar-possible to support or cope with even downward compar-hilly (e.g., compatibility that a high-order or upward IC ard can be utilized by being inserted into a socket of a compatibility (e.g., compatibility that a low-order or down-ward IC can dan be utilized by being inserted into a card socket of a high-order or upward IC card) thying specifi-cations related to the high-order IC card. Summaries of typical ones of the inventions disclosed in the present application will be explained in brief as follows: When it is desired to add data terminals or the like to specific specifications of a connector terminal arrangement and implement upward compatibility, an arrangement of connector terminals needs to make allowance for making it å

An IC card based on the above point of view has a card substrate having at least one semiconductor integrated circuit chip mounted thereon and a plurality of connector terminals formed thereon. The connector terminals are adjacent to one another forward and backward as viewed in an IC card inserting direction. exposed from a casing. The connector terminals are laid out in plural sequences in staggered form between the sequences 20

of connector terminst baid out as a multi media card is 45 shifted from each other as viewed in a second sequence are hard to obtain a space for adopting a mechanical shutter. If a further expression is made to the singgered byout, mechanism for selectively expossing connector terminals. then the connector terminals inches. inserting direction. Purther, an arrangement of terminal-to-terminal areas of connector terminals laid out in a first sequence and an arrangement of terminal-to-terminal areas If another expression is made to the staggered layout, then the connector terminals include an arrangement of two rows or sequences formed back and forth as viewed in an IC card

inserting direction. Further, a sequence-directional layout of connector terminals laid out in a first sequence, and a sequence-directional layout of connector terminals laid out equences formed back and forth as viewed in an IC card

sequence-directional layou of connector ferminals laid on a sequence-directional layou of connector ferminals laid on a sequence-directional sequence direction.

In a second sequence as a shilled from each other as viewed 5 conforter criticals of the four but of the case of the cas

connector terminals of a first IC card is adopted as a Suppose a data processing system makes available any of connector terminal sequence corresponding to a first; and IC actual to the oblimed. An IC card capable of selecting captures as it is, whereas a function decirated for a second only the four-bit mode, and an IC card capable of selecting control terminal sequence correction terminal sequence correction to the control of the four-bit mode. The data processing sponding to another staggered exponsional sequences and a system has a card socker in which the IC card capable of function decirated for a third IC card is assigned to both the selecting the one-bit mode and four-bit mode an third IC card. To this end, a configuration is adopted wherein the connector terminal at one end extending in a sequence in the sequence direction, of the connector terminals laid out in the first sequence. direction, of the connector terminals laid out in the second sequence extends to a position where it adjoins the connector terminal as viewed in a sequence direction, at one end extending in the sequence direction, of the connector terminals laid out in the first sequence, and the connector terminal to a position where it adjoins the connector terminal as viewed in the sequence direction, at the other end extending ing to the second sequence. At this time, consideration is given to the implementation of upward compatibility and downward compatibility between the second IC card and the specific terminal sequence corresponding to the first sequence and the connector terminal sequence correspondat the other end extending in the sequence direction, of the connector terminals laid out in the second sequence extends

If consideration is given to a multi media card or the like at the present situation while specific functions of the connector terminals are optional, then the connector termi-

inputoutput rate while a data terminal is one bit, the multi made teard may adopt, for example, a configuration in which data terminals corresponding to frur bits are provided and the connector terminals are provided as nine in total, or a bits are provided and the connector terminals are provided as consideration is given to an increase in a data configuration wherein data terminals corresponding to eight hirteen in total.

When it is desired to implement compatibility with a memory card having a data terminal corresponding to one

card is assigned to an inyand or high-order (1) any be provided with a newell need to a management, then such backward competibility that the byward (I card can be utilized by being mounted in a card shot of the choward (I card, can also be implemented with mines force). It is assumed that when it is desired to make a plan to eight-bit data remnials, and an eight-bit mode which is used to eight-bit data remnials, and an eight-bit mode which is used to eight-bit data remnials, and an eight-bit mode which is used to eight-bit data remnials, and an eight-bit mode which is used to eight bit operations or later or to perform eight-bit mode which is used to eight bit and one of it can be a first IC card is adopted as a Suppose a data remniant of a first IC card is adopted as a Suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a first IC card is adopted as a suppose a data remniant of a first IC card is adopted as a suppose a first IC card is adopted as a suppose a first IC card is adopted as a suppose a first IC card is adopted as a suppose a first IC card is a first IC card is adopted as a suppose a first IC card is a first IC card is

respectively connected to connector terminals of the mounted for card, Further, the data provessing system has a card interface controller capable of selectively setting the one-bit mode or four-bit mode to the IC card through the 18 socket terminals. The card interface controller is placed under the control of a host control device. 30 The card socket includes a plurality of socket terminals

According to it, the first through third IC eards are capable interface controller capable of selectively setting the one-bit mode, four-bit mode or capable of mode to the capable of mode to the capable timed or the capable to a sol of any of other IC cards by being inserted a packet terminals. The card interface controller is placed before.

Under the control of a host control device. Suppose a data processing system makes available any of an IC card having only the one-bit mode, an IC card only the four-bit mode, an IC card having the cight-bit mode, an IC has a card socket in which the IC eard capable of selecting the one-bit mode, four-bit mode or eight-bit mode can be 45 applicable. The card socket includes a plurality of socket four-bit mode or eight-bit mode. The data processing system 40 card capable of selecting the one-bit mode or four-bit mode, and an IC card capable of selecting the one-bit mode, erminals respectively connected to connector terminals of the mounted IC card. The data processing system has a card

When supposing a memory card as the IC card, if a single or plural, e.g., electrically rewritable non-volatile memory chips connected to the controller chip are further provided as 60 Memory). Further, the non-volatile memory may be replaced with a RAM (Random Access Memory) according nals may include one source vollage supply terminal, two 55 the semiconductor chirs, then the controlling a read/write opera-ground vollage supply terminals, and one clock signal input memory control function for controlling a read/write operachips in accordance with instructions given from outside. The non-volatile memory chip may be a ROM (Read Only tion with respect to the single or plural non-volatile memory

controller chip may further be provided with a security 65 function for encoding data written into each non-volatile memory chip referred to above, and decoding the data read from the non-volatile memory chip. If data security is taken into

it is then unnecessary to take measures for increasing a 20 sequence-to-sequence distance between the first sequence and second sequence of the connector terminals and nartor terminal sequence corresponding to a second sequence at positions adjacent to the connector terminal for the source then socket terminals of a card socket, which are assigned to other connector terminals, will make contact with both the power short will occur. If a structure or configuration is adopted in which the terminal-to-terminal areas are laid out, voltage supply. There is a possibility that if other connector terminals adjacent to the connector terminal for the source voltage supply are placed in the connector terminal sequence corresponding to the second sequence in staggered form, source supply connector terminal and other connector ter-minals located ahead thereof before they reach other connector terminals. There is a possibility that if a source socket crminal is already in contact with the connector terminal for the source voltage supply in this state, then a power-torowing the width of each connector terminal.

When an IC card is inserted into its corresponding card socket, connects of secket terminals are first brought into assected, connect sof secket terminals are first brought into assected control of the IC card. Thus, there is a possibility that a leading end of a casing for the IC card with conderm or crack with time. There is also a possibility that 13 from bending will occur in each socket terminal in reverse. In order to avoid it, a guide portion formed by a shall surface or circular are extending from a leading edge portion extending in a 1 from end in an IC card in inserting to the IC card. The shall surface or circular are carding for the IC card. The shall surface or circular are for the source voltage supply faces a connector terminal sequence corresponding to a second sequence, may be provided in a connector terminal sequence corresponding to a first sequence as viewed in an IC card inserting direction. For the purposes similar to above, connector terminal for source voltage supply in which broad terminal-tocerminal distance is set to portions where connector terminal

substrate is set in order of the connector terminals, controller of an Octard into a card socket may be printed on the surface chip and memory chips with respect to one side of the card so of the casing or concavely formed on the surface thereof.

The connector terminals are exposed from a serior of the casing or concavely formed on the surface thereof. 8 â nected to the connector terminals through the connecting ss pads on the connector terminal side, and a plurality of memory chip on the memory chip side. Each memory chip referred to above has a plurality of controller interface terminals connected to the corresponding controller chip on An IC card has a card substrate in which memory chips and a controller chip which controls the memory chip are mounted, and a plurality of connecting pads respectively conductive to a plurality of connector terminals are formed asing. The controller chip has a shape long along the firection of an arrangement of the connector terminals and includes a plurality of connector interface terminals connemory interface terminals connected to the corresponding the controller chip side.

FIG. 1(B) is an explanatory view illustrating a mounting 65 surface of the upward compatible memory card in which the data terminals are set to the four bits with respect to the multi memory chip is placed on the side opposite to the controller chip, the area for laying out each memory chip can be made relatively large. Further, writings for respectively connecting the connector terminals, the controller chip and each According to the above, since the long controller chip is to approach the connector terminal side and each

media card;

memory chip may be placed regularly in their arrangement directions. It is not necessary to adopt wirings which bypass each chip and are folded complicatedly.

s their corresponding connector interface terminals of the controlled interugab bonding wires, White, the memory interface terminals of the controller city may be connected to their corresponding controller interface terminals of each to their corresponding controller interface terminals of each to their corresponding viers. According to it, each to wiring layer of the card substrute can be simplified, thus making it possible to contribute to a cost reduction. The connecting pads may be electrically connected to s their corresponding connector interface terminals of the 2

Through holes each of which extends through the front and best of a sezing of each of relatively small and thin memory eards such as a multi media card, may be defined in the easing to improve the storage of the memory cards and their handling performance. It is early to store and carry the IC card if a ring is put through the through boles. A strap may be drawn through its corresponding through bole. 2

A cruminal protective cover which is pivoted about the terminal protective covers the connector terminals in a star of being superimposed on the casing, may be provided. Since the protective covers is expanded of restraining a stituation that one to the unclude superimposed on the casing, may be provided. Since the protective covers is expanded of restraining a stituation that one of electrostatic discharge damage of each semiconduction uncleased in the carried discharge damage of each semiconduction discharged on the scale mounted in an IC card can be certain device mounted in an IC card can be certain device mounted in an IC card can be certain device in the sounded on the card substrate with the memory chips may be controller chip mounted thereto. Since it is better to avoid every post of the test terminals after they have been assembled into their corresponding saving, the rest terminals connector terminal forming surface of the cast substrate will connect terminal of the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state to the controller chip to a high impedance state of singly with ease using the test terminals.

Autibute information or the like about an IC card is normally displayed on the IC card as in the case of storage capacity or the like of a memory card. Applying a scal onto a casing may do such indication of information. However, when a reduction in the number of parts and the like are 4stern into consideration, required character information may be printed on the surface of the casing or concavely formed on the surface of the casing.

of the guide portion is set larger than a slant surface or

circular are formed in each of other edge portions.

pointing out and distinctly claiming the subject matter which is regarded as the invention, it is believed that the invention, features and advantages thereof will be better understood from the following description taken in connection with the While the specification concludes with claims particularly the objects and features of the invention and further objects, accompanying drawings in which:

FIG. 1(A) is an explanatory view showing a terminal surface of an upward compatible memory card in which data terminals are set to four bits with respect to a multi media

FIG. 2(A) is an explanatory view showing a terminal surface of another upward compatible memory eard in which data terminals are set to four bits with respect to a multi modia eard;

FIG. 2(B) is an explanatory view depicting a mounting surface of another upward compatible memory card in which the data terminals are set to the four bits with respect to the multi media card;

FIG. 3(A) is an explanatory view illustrating a terminal surface of an upward compatible memory card in which data terminals are set to eight bits with respect to a multi media

35 FIG. 3(B) is an explanatory view showing a mounting surface of the upward compatible memory card in which the data terminals are set to the eight bits with respect to the multi media card; FIG. 4(A) is an explanatory view illustrating a terminal surface of another upward compatible memory card in fit which data terminals are set to eight bits with respect to a 20 multi media card;

HG. 4(B) is an explanatory view depicting a mounting surface of another upward compatible memory card in which the data terminals are set to the eight bits with respect

to the multi media card;
HG. 450, is an explanatory view showing a terminal
surface of a further upward compatible memory card in
which data terminals are set to eight bits with respect to a

FIG. 22(C) is an explanatory view depicting a mounting the Card adapter.

Surface of the further upward compatible memory card in FIG. 21 is a perspective view shown in FIG. 21 in which the data terminals are set to the eight bits with respect which.

PIG. 6(B) is an explanatory view showing the state of a mounting surface of the multi media card-based memory

FIG. 7 is an explanatory view depicting the state in which 40 the corresponding memory card is loaded in a card socket is corresponding to the almighty card shown in FIG. 5; p FIG. 8 is an explanatory view showing the state in which the almighty memory card is placed in a card socket corre-

sponding to the multi media card-based memory card shown 45 card adapter in FIG. 1;

FIG. 10 is a schematic block diagram of a data processing 50 FIG. 9 is an explanatory view illustrating the state in which the almighty memory card is loaded in a card socket corresponding to a multi media card-based memory card; system having the card socket shown in FIG. 7;

HG. II(B) is an explanatory view depicting, as the FIG. 11(A) is an explanatory view showing, as a com-parative example, a connector terminal arrangement which develops a power-to-power short,

comparative example, the connector terminal arrangement which develops the power-to-power short; FIG. 11(C) is an explanatory view illustrating, as the FIG. 12 is an explanatory view showing an example in which measures are taken to prevent a power-to-power short by virtue of chamfered portions of connector terminals;

FIG. 13 is an explanatory view depicting an example in 65 which measures are taken to prevent a power-to-power short by virtue of linear dimensions of socket terminals or the like;

FIG. 14 is an explanatory view showing a comparative example in which wiring routing increases on a card sub-

configuration of a mounted state of circuit elements of the multi media card-based memory card shown in FIG. 6; FIG. 15 is a plan view showing, as an example, a detailed FIG. 16 is a vertical cross-sectional view of FIG. 15;

FIG. 17 is a plan view exclusively illustrating, as an example, the state of connections of test terminals and the like of the multi media card-based memory card shown in FIG. 18 is a perspective view showing a first example in which a through hole is defined in a memory card; FIG. 19 is a perspective view illustrating a second example in which a through hole is defined in a memory FIG. 20 is a perspective view showing, as an example, a

first use form of through holes defined in memory cards, FIG. 21 is a perspective view illustrating a second use form of a through hole defined in a memory card;

FIG. 22(A) is an explanatory view depicting the operation of mounting of the memory card shown in FIG. 21 in a PC card adapter; FIG. 22(B) is an explanatory view showing the operation of fitting of the memory card shown in FIG. 21 in the PC card adapter; z

PIG. 6(A) is an explanatory view illustrating the state of 35 the manner of storage of each memory card provided with its a terminal surface of a multi media card-based memory card; corresponding protective cover;

FIG. 23(A) is an explanatory view showing the operation of mounting of the memory card shown in FIG. 23 in a PC card adapter;

FIG. 25(B) is an explanatory view illustrating the opera-tion of fitting of the memory card shown in FIG. 23 in the PC card adapter,

FIG. 25(C) is an explanatory view showing the operation of mounting of the memory card shown in FIG. 23 in the PC FIG. 26(A) is an explanatory view depicting a first example in which a casing of a memory card is provided

FIG. 26(B) is an explanatory view showing the first example in which the casing of the memory card is provided with a guide portion;

FIG. 26(C) is an explanatory view showing the first example in which the casing of the memory card is provided with the guide portion;

FIG. 27(A) is an explanatory view depicting a second example in which a casing of a memory card is provided

FIG. 27(B) is an explanatory view illustrating the second comparative example, the connector terminal arrangement to example in which the examp of the memory card is provided which develops the power-to-power short,
with the guide portion. with a guide portion;

FIG. 27(C) is an explanatory view showing the second example in which the casing of the memory card is provided with the guide portion;

FIG. 28 is an exploded perspective view illustrating an example of a memory card in which a seal is put to represent attribute information of the memory card;

00

HG. 31(A) is an explanatory view showing the state of

clease of write protect by the seal system; clease of write protect by a seal system;

FIG. 32(A) is an explanatory view depicting the state of

write protect by a seal system; FIG. 32(B) is an explanatory view showing the state vrite protect by the seal system;

FIG. 33(A) is an explanatory view illustrating the state of elease of write protect by a lug system;

FIG. 33(B) is an explanatory view depicting the state of clease of write protect by the lug system;

HG. 34(A) is an explanatory view showing the state of FIG. 34(B) is an explanatory view illustrating the state of vrite protect by a lug system;

HG. 35 is a block diagram showing a configuration of a lash memory chip as an example; and

vrite protect by the lug system;

FIG. 36 is a cross-sectional view schemalically depicting he structure of a non-volatile memory cell transistor for a

DESCRIPTION OF THE PREFERRED EMBODIMENTS

33 Preferred embodiments of the present invention will here-nafter be described in detail with reference to the accompanying drawings.

ible memory eards based on multi media cards, in which FIGS. 1(A), 2(A), 3(A), 4(A), and 5(A) show terminal surfaces, and FIGS. 1(B), 2(B), 3(B), 4(B), and 5(B) illus-FIGS. 1 through 5 respectively illustrate upward compatrate chip mounting surfaces, respectively.

Each connecting pad 3 is formed of a conductive pattern 55 is such as aluminum, copper, or a ferro-alloy or the like. Each of the connector terminals 2 is formed by applying gold another and rectangular are provided at equal intervals on a 50 terminal surface of a substrate comprising a resin substrate card substrate") I of the multi media card-based memory card MCI is configured in such a mamer that seven connector terminals 2 respectively identical in shape to one memory cards, will first be explained with reference to FIG. 6. A card substrate (also called a "multi media card-based A memory card (multi media card-based memory card) MCI based on a multi media card, which is basic to these Electrical connections between the connecting pads 3 and the connector terminals 2 are conducted by unillustrated wiring patterns on the card substrate 1 and through holes which bring the front and back of the card substrate 1 into composed of a glass epoxy resin or the like, and connecting pads 3 are formed on a mounting surface thereof in a one-to-one correspondence with the connector terminals 2. plating, nickel plating or the like to a conductive pattern ferro-alloy or the like. such as aluminum, copper, or the

For example, electrically rewritable flash memory chips 4 and a controller chip 5 for controlling the flash memory chip are mounted on the mounting surface of the card substrate

security function for encrypting or encoding data written into its corresponding flash memory chip 4 and decrypting the controller chip 5 may further be provided with the security function for encrypting or encoding data written or decoding the data read out from the flash memory chip 4

side, and a plurality of memory interface terminals 5Pj electrically connected to their corresponding memory chips of the the memory chips 4 side. Each of the memory chips 4 has a plurality of controller interface terminals 4Pk electrically electrically of controller interface terminals 4Pk electrically electrically of controller interface terminals 4Pk electrically elect cally connected to the corresponding controller chip 5 on the controller chip 5 side. The connecting pads 3 are connected to their corresponding connector interface terminals 5F1 of the controller chip 5 by bonding wires 7. The memory interface terminals 5F) of the controller chip 3 are electri-cally connected to their corresponding controller interface terminals 4Pk of each memory chip 4 by bonding wires 8. The controller chip 5 has a shape long along the direction of an arrangement of the connector terminals 2 and includes [10] of an arrangement of the connector terminals 2 and includes [FIG. 31(B) is an explanatory view illustrating the state of a plurality of connector interface terminals SPI electrically connected to their corresponding connector terminals through the connecting pads 3 on the connector terminal Reference numeral 9 indicates a relay pattern. 23 2.5 ន

trical connections made by the fonding wires 7, 8 and 11 is shown in the drawing, and the unillustrated terminals are also electrically connected by their corresponding bonding wires or the like in the same manner as described above. Further, the card substrate I has test terminals 10 electri-cally connected to the controller chip 5 and each of the nemory chips 4 by bonding wires (or writing patterns) II. The card substrate I is attached and fixed to a easing 12 with its protection and the terminal surface thereof is exposed from the casing 12. Incidentally, one example of the elec-30 its mounting surface directed inwardly. The mounting surface of the card substrate 1 is covered with the casing 12 for

terminal (open or fixed to a logisal whee "1"), #2 burctions as a command reminal (which performs a command input and a response signal output), #3 and #6 serve as circuit's ground voltage (ground) terminals, #4 serves as a source as a characteristic and #5 serves as a check input terminal, and #5 serves as a check input terminal, and #5 serves as a check input terminal, respectively, in an SPI (Serial Peripheral Interface) mode, #1 serves as a Now, terminal numbers #1 through #7 are assigned to the connector terminals 2 on the terminal surface for conve-40 nience. In a multi media card mode, #1 serves as a reserve chip select terminal (negative logic), #2 serves as a data input terminal (for the input of data and commands from a host device to a card), #3 and #6 serve as the circuit's ground voltage (ground) terminals, #4 serves as the source voltage supply terminal, #5 serves as the clock input terminal, and #7 serves as a data output terminal (for the output of data and status from the memory card to the host device), respectively. The multi media card mode is an operation mode suitable for a system in which a plurality of multi media cards are used simultaneously. The identification of each address) set to its multi media card by the unillustrated host device. The SPI mode is most suitable for application to a simple and inexpensive system, and the operation of each the connector terminal of #1. Even in the case of any of the operation modes, the controller chip 5 performs access control of a memory chip and control for interface with the host device in response to a command given from the host multi media card is done by a card identification ID (relative \$ 8 8

card MCI in that nine connector terminals 2 and connecting pads 3 are had our respectively. The terminal numbers #1 through #7 are identical in syout configuration to the multi media card-based memory card MCI, and the two connector terminals added in this way are defined as terminal numbers multi media card, is shown in FIG. 1 by way of example. The present memory card MC2 is different from the memory #8 and #9 respectively.

23 ន terminal sequence corresponding to a second row or sequence placed so as to be spaced away from the connector terminal sequence corresponding to the first sequence. The connector terminals 2 of the and #9 are identical in size to other connector terminals 3. The connector terminal sequence and the connector terminal sequence corresponding to the second sequence are provided so that the Lyoung of their connector terminia are shifted from one another as viewed in their row or sequence directions. In other words, the connector ter-minia? 2 of II and #9, and the connector terminals 2 of #7 and #8 are laid out in staggered form. The connector terminals 2 of #1 through #7 constitute a connector terminal sequence corresponding to a first row or sequence with respect to a card substrate 1A. The added connector terminals 2 of #8 and #9 constitute a connector

corresponding to a fourth bit, and the added terminals #8 and #9 are respectively defined as a data terminal DATAI corresponding to a second bit, and a data terminal DATAO corresponding to a bind bit. A data terminal DATAO corresponding to a bind bit. A data terminal DATAO corre-The present memory card MC2 is configured in such a manner that the terminals #2 through #7 are assigned to the same functions as the multi media card mode of the multi sponding to a first bit corresponds to the same terminal #7 as that in the multi media card mode. Thus, the present memory card MC2 is different from the memory card MC1 in that the input/output of data is allowed in 4-bit parallel in the multi media card mode of the memory card MC1. media card-based memory card MC1, the terminal #1, which was used as the reserve terminal in the corresponding multi media card mode," is defined as a data terminal DATA3

through #13.

performs a four-bit parallel input/output using the four-bit data terminals #1, #7, #8 and #9. The one-bit mode is an operation mode which allows the memory card MC2 to ible mode with respect to the multi media card-based memory card MCL. Namely, the controller chip \$A has a Further, the memory card MC2 has a downward compatone-bit mode which makes use of one bit #7 of the four-bit data terminals #1, #7, #8 and #9, and a four-bit mode which operate as the multi media card-based memory card MC1.

The operation mode may be set in response to the state of a predetermined connector terminal or the state of the input card MC2. When the memory card MC2 having the nine connector terminals 2 is fitted in its dedicated card socket, controller chip \$A may detect the supply of a specific signal or command from the host device to both or one of at least the terminals #8 and #9 to set the four-bit mode to the the terminals #8 and #9 are conductive to a socket terminal of the card socket. Therefore, when power is turned on, corresponding memory card MC2.

nected to connecting pads 3 is four. Other configurations are identical to those shown in FIG. 6. Circuit elements each baying the same function are identified by the same reference numerals and their detailed description will therefore The controller chip \$A is different from the controller chip \$ in that the number of data input/output terminals cons

being nested toward it. Other configurations are similar to those shown in FiG. I. Crivit i elements each having the same function are identified by the same reference numerals and their detailed description will therefore be omitted. Another upward compatible memory card MC3 in which data ferminas are set to four bits with respect to the multi-no media card, is illustrated in FIG. 2 by way of example. A card substrate IB of the memory card MC3 is different from that of the memory card MC3 in that data jerminals correlated. completely built or set in a terminal row or sequence corresponding to a first sequence and slightly reduced in width as compared with other connected reminals 2. The data terminal of #9 is laid out at and changed to a position placed outside a data terminal of #1 and placed in a state of and #9 are different in layout and size from each other. The data terminal of #8 is sponding to the terminal numbers #8

An upward compatible memory card MC4 in which data as terminals are atto eight live with negotion to the multi-media card, is illustrated in FIG. 3 by way of example. The present memory card MC4 is different from the memory card MC1 in that thirtees connector terminals 2 and connecting pads are respectively laid out. The terminal numbers is fittough as a conspectively laid out. The terminal numbers is fittough. #7 are identical in layout configuration to those of the multi media card-based memory card MCI, and the added six connector terminals are defined as terminal numbers #8 8

The connector terminals 2 of #1 through #7 constitute a connector terminal sequence corresponding to a first new or sequence with respect to a end substant IC. The added connector terminals 2 of #8 through #13 constitute a connector terminal sequence corresponding to a second row or sequence placed so as to be spaced away from the connector sequence corresponding to the first sequence and the con-nector terminal sequence corresponding to the second 40 terminal sequence corresponding to the first sequence. The connector terminals 2 of #8 through #13 are identical in size to other connector terminals 2. The connector terminal 45 sequence are provided so that the layouts of their connector terminals are shifted from one another as viewed in their row to-terminal regions or areas of the connector terminals 2, then an arrangement of terminal-to-terminal areas of the so connector terminal sequence corresponding to the first of the connector terminal sequence corresponding to the or sequence directions. If attention is focused on terminalsequence and an arrangement of terminal-to-terminal areas

media card mode, is defined as a data terminal DATA3 corresponding to a fourth bit, and the added terminals #8, #9, #10, #11, #12 and #13 are respectively successively defined media card-based memory card MCI, the terminal #1, which was used as the reserve terminal in the corresponding multi manner that the terminals #2 through #7 are assigned to the same functions as the multi media card mode of the multi The present memory card MC4 is configured in such as a data terminal DATA1 corresponding to a second bit, a 8 3

ible mode with respect to the multi media card-based memory card MCI. Namely, a conroller chip 5B has a Purher, the memory card MC4 has a downward compatone-bit mode which makes use of one bit #7 of the eight-bit

of command from the predetermined connector terminal for campia, when the memory eard MCd is braded in the connector terminal sequences altered in the forest connector terminal sequences are similar to card socket of the multi media ceru-based memory eard more than 14. Other configurations are similar to card socket of the multi media ceru-based memory eard flows glown who power is untered on, the connector terminals 2 to both of the data terminals DATA and DATA2 at which any other of the atternant of the connector terminals 2 to both of the data terminals DATA and DATA2 at which and their detailed description will therefore be omitted.

As is apparent from the absorbing the memory card and their detailed description will therefore be omitted.

As is apparent from the absorbing the memory card and their detailed description will therefore be omitted.

As is apparent from the absorbing the memory card and their detailed description will therefore be omitted.

As is apparent from the absorbing the memory card and their detailed description will therefore be omitted.

As is apparent from the absorbing the memory card and their detailed description will therefore be omitted.

As is apparent from the absorbing the memory card and the respect to the memory card and the card socket of a memory card on the well-be memory card and the card socket of a memory card on the well-be memory card and the card socket of a memory card on the well-be memory card and the card socket of a memory card on the card socket of a memory card o The operation mode may be set in response to the state of a predetermined connector terminal or the state of the input

On the other hand, when the memory card MC4 is loaded corresponding memory card MC4.

each having the same function are identified by the same 60-FIGS. 1, 2, 3, 4 and 6. reference numerals and their detailed description will there. FIG. 7 shows the state in which the The controller chip SB is different from the controller chip 5 in that the number of data input/output terminals con-nected to the connecting pads 3 is eight. Other configura-tions are identical to those shown in FIG. 6. Circuit elements ore be omitted.

Another upward compatible memory card MCS in which data terminals are set to eight bits with respect to the multi media card, its illustrated in PGC, 4 by way of example. A stead statust ID of the omenory card MCS is different from that of the memory card MCS is different from that of the memory card MCS is different from

one-oil moor when this set of one but if of the england of one-oil moor when the set of the control of the cont A further upward compatible memory card MC6 in which data terminals are set to eight bits with respect to the multiss media card, is illustrated in FIG. 5 by way of example. A where it partly overlaps with a connector terminal #1 placed in the first sequence and included in the connector terminal

attropies are recognicated to the controller chip 5B may detect flouling states of all or some connector remainals 2 for the data terminals 4, and MC3 shown in FIGS. 1 and 2 have upward-downward DATA4 through DATA4 on a software or hardware basis to compatibility in a relationship with the memory card MC4.

set the four-bit mode to the memory card MC4.

shown in FIG. 6. The memory card MC4. On the other hard, when the memory card MC4 is loaded has upward-downward compatibility in a relationship with in its dedicated and socket, the terminals 49 whoush #12 are the memory cards MC1 and MC3 shown in EGS. 6 and 1. conductive to a socket terminal of the card socket, 57 the memory card MC3 shown in EGS. 6 and 2. socket is threefore, when power is turned on, the controller chip 59 downward compatibility in a relationship with the memory may detect the supply of a specific signal or command from each MC1 and MC3 shown in EGS. 6 and 2. Since the a host device to all or some of at least the dait terminals memory card MC6 shown in EGS. 5 has a connector terminal and proper part MC6 shown in EGS. 5 has a connector terminal and many cards MC4 shown in EGS. 5 has a connector terminal and the controller chip and MC3 shown in EGS. 5 has a connector terminal and the controller chip and MC3 shown in EGS. 5 has a connector terminal and the controller chip and MC3 shown in EGS. 5 has a connector terminal and the controller chip and MC3 shown in EGS. On the Brothant of Bathwate 1818.

When the memory card MC4 is fitted in the card socket of the memory card MC2 shown in FIG. 1, the terminals #9 compatibility that, for example, an upward memory card can through #12 are brought to floating. Therefore, when power is turned on the contribile the page when power is turned on the contribile the page when power is turned on the contribile the page when power is turned on the contribile the memory cards MC2 and the page when the page when the page when the page when page when the pag ss arrangement of the connector terminals 2 of the memory card MC4 shown in FIG. 3 and the arrangement of the connector terminals 2 of the memory card MC4 shown in FIG. 4, it can be ranked as an almighty card baving upward. downward compatibility even in a relationship with any of

memory card MC6 is loaded in a card socket corresponding to the almighty card MC6. The card socket 22 has socket terminals 22A which protrude toward the back or inner portion so as to correspond to their connector terminals 2. Since the plural-sequence layout of the form typified by the staggered fashion is adopted, a configuration or structure in

which the amounts of protrusions of the socket terminals 22A of the card socket 22 are changed and they are laid out in landem, can be adopted with relative case for the arrangement of the connector terminals 2. Contacts with the connector terminals 2 are tips or leading ends (marks) of the

MC6 is loaded in a card socket 21 corresponding to the multi medie card-based memory card MC1 shown in PG1. for an unillustrated multi media eard. As described above, the memory eard MC6 is set to the one-bit mode, so that it can perform the same operations the multi media eard-based memory eard MC1 or the unillustrated multi media eard-based memory eard MC1 or the unillustrated multi media eard-based FIG. 8 shows the state in which the almighty memory card

FIG. 9 shows the state in which the almighty memory card MG6 is loaded in a card socket 22 corresponding to the multi media eart-based memory card MC3 shown in FIG. 2. As described above, the memory card MC6 is capable of performing the same operation as the memory card MC3 by being set to the four-bit mode.

Although not illustrated in the drawing in particular, the memory cards MC1 through MC3 shown in FIG. 6 and FIGS. I through de Ann respectively be operated in predeter mined operation modes even if they are loaded in the card socket 22 shown in FIG. 7. The thickness of each card is substantially equal to a thickness of 1.4 mm of the multiperent or the multiply inserted into any other type of card are mutually inserted into any other type of card a sockets, can be implemented.

FIG. 10 is a schematic block diagram of a data processing system through the case dascket 22 has born in FIG. 7 the attential 1 with the memory card MC expable selecting the one-bit mode, four-bit mode or ight-bit mode on the state of selecting the one-bit mode, four-bit mode or ight-bit mode of igh-bit mode or ight-bit mode or igh-bit mode or processor. Further, the host device 31 performs interface, controller domenanch or that with the card interface controller 30 through a has and control for setting the operation mode to the memory card MC loaded in the card socket 22. includes a microprocessor and a work RAM for the micro-Thus, any of the memory cards MC1 through MC6 can be

Incidentally, a plurality of types of memory cards can similarly be applicable even to a data processing system having a card socket of a memory card MC2 or MC3 although not shown in the drawing.

21 'respectively include short terminals 22As and long terminals ZAA thermals Voomberdly laid out up inchesche stequal to half of that of each connector terminal 2. On the other hand, if no connector terminal is provided behind, then 7 by way of example, the socket terminals of the card socket 22 respectively include show the socket terminals of the card socket and socket terminals of the card socket and socket are social to the socket terminals of the card socket are social to the social terminal terminal terminals and the social terminals are social social terminals. In the memory cards MC2 through MC6 shown in FIGS. I through 5, the back-and-forth arrangement of the connector terminals 2 in two rows or lines takes into consideration prevention of a power-to-power short. In the aforementioned examples, no terminals are provided behind the terminals of #4 used as the power supply connector terminals. At portions where the connector terminals 2 are placed

no long socket terminals 22Al are placed next door to each other on both sides of a socket terminal 2AA corresponding to the connector terminal of #4 for the source voltage (Vdd) supply as shown in FIG. 7 by way example.

On the other hand, now consider a memory card MC7 in which dist terminals of 141 and 411 tree placed behind a connector terminal of 44 for the supply of a source volting connector terminal of 44 for the supply of a source volting (Vdd) as illustrated in FIG. II(A) by way of example. In a card socket 23 corresponding to the memory card MC7, long socket terminals 23AA are disposed nx11 to socket terminals. 23As corresponding to the connector terminal of #4. ~ 2

inch age Vss is rendered conductive to the connector terminal of the hard conductive to the connector terminal of the short-circuited though a contact of ZJAa, #4, a contact of ZJAa, #4, a contact of ZJAA, #4, a contact of ZJAA as shown in FIG. III(C).

The non-provision of the connector terminal behind the ony terminal of the tacks at the power supply connector terminal of as shown in FIG. T by avay of carample allows prevention of the possibility of such a power short beforehand. When the memory card MC7 is inserted into the card socket 23, contacts (marks) of the socket terminals 23Ab are respectively brought into sliding contact with the surface of the connector terminal of #4 to which the source voltage Vdd is inputted, and the surface of a connector terminal of #3 to which a ground voltage is inputted. When, at this time, a socket terminal 23Aa supplied with the source voltage Vdd is made conductive to the connector terminal of #4, and a socket terminal 23Ac supplied with a circuit's ground volt-22 2

contact of a long socket terminal 234b may be set greater than a width dimension B1 of each of connector terminals of 45 and 44 as shown in FIG. 13 by way of example. Further, the tilectores of the socket terminal 234b may sufficiently be set smaller than interval dimensions of the connector terminals of #3 and #4. However, when it is desired to prevent the power short according to dimensional provisions, a processing error and an assembly error occur. Further, since it is impossible to regard the memory card itself as a rigid body, it is advisable to take the countermeasures shown in FIGS.
7 and 12 for the purpose of preventing the power short with a high degree of reliability. 8

(\$A and \$B) and the flash memory chips 4 with respect to one side of the card substrate. The connector terminals 2 are 60 exposed from the casing 12. Each of the controller chips 5 (5A and 5B) has a shape long along the direction of the arrangement of the connector terminals 2 and includes a plurality of connector interface terminals 5Ft electrically connected to the connector terminals 2 through the connecting packs 3 on the connector terminal 2 side, and a phurality of memory interface terminals SPJ electrically connected to the corresponding flash memory chip 4 on the flash memory In the memory cards MCI through MC6 described in FIGS. 1 through 6, their layout on the card substrate is set in order of the connector terminals 2, the controller chips 3 S

controller chip \$ (5A, 5B), the area for laying out each flash memory chip the anb be made crialively large. Puther, wir. 10 ings. for respectively electrically connecting the connector terminals 2, the controller chip \$ (5A, 5B) and each memory city flash be writed regulatly in their arrangement directions. It is not necessary to adopt wirrings which hypass each chip and are folded complicatedly. According to the above, since the long controller chip 5 (\$4, \$B) is caused to approach the connector terminals 2 and the flash memory chip 4 is placed on the side opposite to the

controller chip \$(\$A, 58) through bonding wires 7. Further, \$ hat the memory indicate eminals \$95 of the controller chip \$ be \$\text{the memory indicates eminals \$95\$ of the controller chip \$ \$\text{the memory indicates eminals \$4\$\$ of each flash memory chip \$4\$ through bonding wires \$a\$ and conductive patterns \$7\$\$ Thus, this can simplify each wiring layer of the card spon substants and is capable of contributing a cost reduction. The connecting pads 3 may be electrically connected to their corresponding connector interface terminals 5Pi of the

When interface terminals like bonding pads of a controller 1 chip and a flash memory chip are placed in random orientuations with respect to bonding pads 3 as shown in a neconnative example of FIG. 4, winngs for respectively electrically connection to memory. 30 elective lly connecting the connecting park, the controller dept and the memory chip typess the chip, pars complicated paths, complicate each wring layer of the card substrate, degrade electrical characteristics, make an increase in cost and decrease reliability.

A detailed configuration of a state in which circuit ele-

ments are mounted on the multi media eard-based memory card MCI Rown in FIG. 5 is illustrated in FIG. 15 by way of example on a plane basis. FIG. 16 is a vertical cross-sectional view of the configuration shown in FIG. 13. Test emminals 10 are not illustrated in the configuration shown in FIG. 3. Test in FIG. 5. 3 and 16. Further, FIG.S. 13 and 16. Further, FIG.S. 13 and 16. findhed portions designated at reference numerals different from those shown in FIG. 6.

5 and the flash memory chips 6 are mounted on the surface of the card substant 1 through writing patients and conductive patients. In the drawing, reference numerals 3 respectively indicate connecting pade electrically connected to their corresponding connector terminals 2 via through holes A card substrate 1 comprises a glass epoxy resin or the like. The connector terminals 2 are formed on the back of the card substrate 1 by conductive patterns. The controller chip,

\$

Referring to FIG. 15, the bonding wires 8 shown in FIG. 6 are illustrated as 86, 8 bar 48 of parts. The controller chip 5 and the memory chips 4 are So-called bare chips, and external terminals 5Ft, 5F5 and 4Ft thereof are bonding pale external terminals 5Ft, 5F5 and 4Ft thereof are bonding pale such as aluminum, an aluminum alloy, copper or a ferroalloy or the like.

3 in which, for example, non-volatile memory cell transistors 60 verifying, etc. according to externally-supplied commands and addreses. The flash unemory chip of includes, as plural and addreses. The flash unemory chip for con-tained terminal seed for a chip enable signal (also called "chip select signal")/CE for proeach having a control gate, a floating gate, and a source and drain are placed in matrix form. The flash memory chip 4 Each of the flash memory chips 4 has a memory cell array operations such as data reading, crasing, writing,

used for a write cnable signal /WE for providing instructions for a write operation, impurulouput terminals 1/00 though 1/07, an input terminal used for a command-data enable input/output terminals used for a command-data enable input/output terminals 1/00 through 1/07 should be used for either the input/output of data or the input of addresses, an input terminal used for an output enable signal/OE for providing instructions for an output operation, an input to terminal used for a clock signal/OE for providing instructions for an output operation, an input to terminal used for a clock signal/OE for providing instructions for an output operation, an input to terminal used for a clock signal/OE for providing instructions for an output operation. tions for data latch timing, an output terminal used for a readybusy signal RNS for giving instructions as to whethou the flash memory this is being in a write operation, to the outside, and an input terminal used for a resel signal/RES. viding instructions for a chip selection, an input terminal used for a write enable signal /WE for providing instructions 22 s 2

The controller chip 5 controls the reading and writing of data from and into the flash memory chip 4 according to instructions given from outside. Further, the controller chip 5 has a security function for encrypting or encoding data to be written fine the flash memory chip 4 in consideration of data security or copyright protection on the like and decrypting or decoding the data read from the flash memory chip 4.

The external terminals 5P1 of the controller chip 5 correspond to input/cutput functions of the controller chip 5 correspond to input/cutput functions of the controller terminals 2.

134 and output terminal used for a chip select signal/CED with respect to the flast memory chip 4 and an output terminal used for a chip select signal/CEI with respect to the flast memory chip 4 are included as the external lerminals 5P3 for obtaining memory access to the controller chip 3. Further, external terminals, which correspond to the external terminals, which correspond to the external terminals which correspond to the external terminal input/coutput direction, are provided as the external terminals 5P3.

As described above, the bonding wires 7 are used to connect the connecting pale 3 and their corresponding ovy external terminals 5Ft of the controller chip 5, and the say bonding wires 8a, 8b and 8c are used to connect the say bonding wires 8a, 8b and 8c are used to connect the say bonding wires 8a, 8b and 8c are used to connect the controller chip 3 and the flash memory chip 4. Thus, a large can muber of writing patterns through the say the connections thereof by the bonding wires may not be founded on the card substrate 1 in a compact mass. Spaces lying above the controller chip 5 and each flash memory chip 4 can be ulized for writing. In brief, substrate writing can be simplified owing to air writing of bonding wires. Accordingly, this can contribute to a reduction in the cost of the card substrate 1.

In the configuration shown in FIG. 15, the two fissh memory chings 4 are particle-connected to the controller chip 5 by the bonding wires. At this time, the two non-voltaile memory chips 4 are mounted on the card substrate I in their position-shifted and overlapped state so that the external terminals 4Pk thereof are exposed. Thus, the distance to the coatroller chip 5 becomes short and counga bengins of the bonding wires 8b and 8c become short as compared with the case in which the non-volatile memory chips 4 are laid out without their overlapping. Accordingly, the possibility that undesired contacts and breaks of the bonding wires will occur, can be lessened. The amounts of shifts of a plurality of non-volatile memory chips at the time that they are stacked on one another, may be determined within a range terminals of an upper chip. This is because when no lower chip exists below the bonding external terminals, there is a possibility that each chip will suffer damage due to a mechanical force at bonding. in which one lower chip can exist below bonding external × S

volatile memory chips 4 are molded with a thermosetting Referring to FIG. 16, the controller chip 5 and non-

resin 55 as a whole. At this time, each through hole 40 is not included in an area molded by the thermoscring resin 55. Thus, it is possible to eliminate the possibility that when they are molded under pressure, the mold resin 55 will lesk time the reverse side of the each ansharate 1 via each through 5 hole 40, thereby earking a mold failure.

card substrate 1 can be made up of, for example, a metal cap
of the like whose surface is subjected to insulating coating.
figuration is adopted wherein the chip
of the like whose surface is subjected to insulating coating.
I fluxe, as compared with a resist cap, in order to consector terminals 2.

Thus, as compared with a resistance to reminals 2.

The substraint of the coating and highterminals 2, then resistance to the gress In FIG. 16, the casing 12 for covering the surface of the

In FIG. 16, the hitcheses of the flash memory chip 4 is 220 pm. The height of the controller chip 5 is 280 pm. The height of the controller chip 5 is 280 pm. The height of the controller chip 5 is 280 pm. The height of the controller chip 5 is 280 pm. The height of the controller chip 5 is 280 pm. The height of the controller chip 5 is about 200 pm. The state of connections of the test terminals 10 mm or the height who he height with the two flash memory chips 4 and the controller chip 5 is about 200 pm. Thus, the controller chip 5 is about 200 pm. Thus, the controller chip 5 is about 200 pm. Thus, the controller chip 5 is about 200 pm. Thus, the controller chip 5 is about 200 pm. Thus, the controller chip 5 is about 200 pm. Thus, the controller chip 5 is about country chips 4. Alternatively, the post-mounting height of the two stacked and mounted flast memory chips 4. Alternatively, the post-mounting height of the two stacked on each other and mounted flast memory chips 4. Alternatively, the post-mounting height of the two stacked on each other and mounted flast memory chips are stacked on each other and mounted flast and mounted that even flast and mounted flast and mounted flast and mounted that even flast and mounted flast and mounted flast and the controller chip 5 as compared with the flast memory chips 4. Alternatively, the post-mounting height of the controller chip 5 as compared with the two stacked and mounted flast and mounted flast and the two flasts and the flast memory chip 4 is the two stacked and each other and mounted that even flasts and their detailed description will therefore be not stacked and mounted flast and the chips and the flast memory chip 4 is the memory card whose the exposured by the state of the controller chip 5 as compared with the flast memory chip 4 is the memory card in white the chips and the photographic of the chips and the photographic of the chips and the photographic of the chips and the chipping off to the chips and the chipping off to the chips and the chipping off

remains based on mechanical fastening and highpertasting the thickness of connected connected remains 2 and so a pertion far from the connected remains 2 are to sufficiently ensured and a pertasting the thickness of connected remains 2. The card subsection of the occurrence of a failure in The card subsection.

The card subsection of the occurrence of a failure in The card subsection. sters. As a result of the repeated use of the memory card, there is a possibility that is failure such as the generation of chip's enchaing will occur. However, if a furcture or configuration is atopped wherein the chip mounted onto the card is in use. Such distortion is transferred to the controlle given or suffered from the socket terminal 2, distortion is developed in the

provided with the test terminals 10 connected to the controller chip 5 and the memory chips 4 in order to efficiently
test the post-mounting controller chip 5 and fash memory
m. 20 chips 4. Since the test terminals 10 may be avoided from
being always exposed after they have been incorporated into
side upposite to a forming surface of the cannector terminals
ing 3 of the card substate from this point of view.

and throughout in a monthing process can be improved.

Becessively thinning the histoness of the controller day by wirings 11b in a one-to-one correspondence with Decessively thinning the histoness of the controller day.

Syields an increase in the possibility that each chip will be buckle due to pressure at the injection of a molit resin as the case of the flash an internal stress developed by curing and shrinking at the month resin is cuerd. In the case of the flash memory offset splaced in sacked form as compared with it, by a sufficient strength can be obtained even in the case of a thin because they are stacked. The connective terminal 2 is a connector terminal 2 in the case of the portion nearer teach connector.

The first of the case of the portion nearer teach connector.

The first of the case of the portion nearer teach connector.

The first of the case of the portion nearer teach connector.

The first of the case of the portion nearer teach connector.

The first of the case of the portion nearer teach connector. a sufficient strength can be obtained even in the case of a thin by a wring 11st, of the external terminals 55° on the chip because they are stacked, and buckling can be avoided. 60 connector interface side of the controller chip 5 in the same

~ Since the test terminals 10th, 10c and 10th are formed on the eard substrate 1, the one-volatile memory chips 4 can directly be accessed and controlled from outside via the test terminals 10th, 10c and 10th when the controller chip 5 is brought to a memory control imperable state due to elec-vostario decharge danage. Thus, if data silla remains neach non-volatile memory chip 4 even when the controller chip is is brought to destruction, then it can easily be recovered.

The memory cards such as the multi media card-based carde described in FGS. I through it are reality with hill file proced i.d. mm and relatively small like 24 mm3.2 mm. Through probles 40, each of which extends through the from the dast of 45. Ho the casting 120 cards of the memory cards MCI through MC6 as illustrated in FIGS. 18 and 19 by way of example, of memory cards MCI through MC6 and their handling performancy cards MCI through MC6 and their handling performancy cards MCI through MC6 and their handling performancy cards MCI through MC6 and their handling performancy. The periphery of the through hole 40 is counter of 18. (cavity area) for displaying information such as the type or deadsification of each memory acard in the example of Fig. 18. In FiG. 19, a constact-hore portion 41 is particularly 2 formed. In FiG. 19, a portion designated at numeral 42 is an area for designaying the information such as the classification of the memory curd. As exalted groomseed believe many be inserted to reinforce the pertiphery of the through 23 may be i bole 40.

If an openable closable ring 4 3 is drawn through a first surface or circular are extending from a teating edge through bus de due statown in Fig. 2 10 by any of example, in the contexponding to each of MCZ incough MCS). A state in which the ring 43 is puritorogh the through bus 4 of state in which the ring 43 is puritorogh the through bus 4 of state in which the ring 43 is puritorogh the through bus 4 of state in which the ring 4 is puritorogh the through bus 4 of state in which the ring 4 is the state in which the ring 4 is the state in which the ring 4 is the state of the real of the regarded as a state of its shapment.

**A state in which the ring 4 is the state in the state in which the ring 4 is the state of the real of the real of the real of the regarded as a state of its shapment.

**A state in which the ring 43 is puritorogh the 40 as a state of its shapment.

**A state in which the ring 4 is the real of the real of the redge portions.

**A memory card MCI (corresponding to each of MCI through MCS) is meaning the real of the real of the redge of the memory and MCI therein processing surface of the real of the real of other redge of the memory and MCI therein processing of the state figures (A), (19) profit of the real of the redge of the memory and works) in the PC and adapter.

**A this like outer edge of the memory and more processing that the tead of the read of the card impulsively. It is that occars which the purity of the real of the read of the read of the card impulsively. It is that occars which the purity of the read of

deformed broady, thereby making it possible to open and officemed broady, thereby making it possible cover 31 is a thin plastic plate, for example, and covers the connector terminals 2 in a state of being superimposed on the casing 65 112. Since the protective cover 31 can be restrained from undexitably contacting the connector terminals 2, the prepivot a protective cover 51 for connector ferminals 2 (quatally apport it) as above in Fife. 25 by way of example. Namely, a flat-plue protective cover 51 satistantially analogous to a terminal surface of the memory card. MCI (corresponding to each of MCZ in knowph MCG) is propared. The protective cover 51 is superimposed on a ed into the through the through hole 40 from (corresponding to a surface on which the terminal surface

vention of electrostatic discharge damage of the controller chip 5 mounted in the memory card MCI (corresponding to each of MCI through MCG) can be enhanced from this point of view.

If the ring 43 is put through a hollow-shaped hole 40A of the hollow notes 10 as shown in HG. 24, then it provides convenience to the storage and entrying of the memory curd MCI (corresponding to each of MCZ through MCG).

As shown in FiG. 25 by way of extrapie, the memory eard a shown in FiG. 25 by way of extrapie, the memory eard in the following to each of MC2 through MC0, can be a loaded in its corresponding PC card adapter 45 even if the positing of the memory eard if the positing of the memory eard in the PC card adapter to be loading of the memory eard in the PC card adapter to be hollow river 50 is also inserted into the PC card adapter 45. However, if the bead of the hollow river 50 to interferes with the hollow river 50 to interferes with the holling in the hollow river 50 to interferes with the holling in the hollow river 50 to interferes with the holding in the hollow river 50 to interferes with the holding in the hollow river 50 to interferes with the holding in the hollow river 50 to interferes with the holding in through MC6).

Incidentally, a seal is attached to the cavity portion or area of the memory card MCI (corresponding to each of MCZ through MCG) so as to avoid the through MCG and thoulow rivet 50 in each of FIGS. 20 through 24. A memory expansity or the like is printed on the seal. Since the formation of the flowing bit of the do and the seal attachment are carried out in a other process steps, it is not necessary to perform mutual alignment of holes, etc.

States of the terminal surface of the memory card MCI.
States of the terminal surface of the memory card MCI.
(conresponding to each of MCI. Struengh MCI are respectively illustrated by a (A) plan view, a (B) front view and a stain surface of rectular recreating from a teating edge portion 60 extending at a front end in a memory card inserting direction to a terminal surface of 10 a casing 12 is formed in the memory card MCI (corresponding to each of 80 MCI through MCI). The slain surface (co-called C processing surface) or circular arc (P processing surface) or circular arc (processing surface) or circular arc formed in each of other edge portions.

It is difficult to form the guide portion 62 on the card
substance I (corresponding to each of I Athough I I)3 and
easy to form it on the cusing I.2. Thus, the wall thickness of
the casing must be left on the periphery of the end substrate
the casing must be left on the periphery of the end substrate
1 (corresponding to each of I.A through II)3 with a certain
the time, a diagonally-cut portion 63 used to represent the
clinical and the considered that it is difficult to ensure the
constant and the considered that it is difficult to ensure the
constant and the constant of the diagonally-cut portion 63 is
to formed as two-side cut portions 64 as shown in PiG. 27 by way of example in such a case, then the wall thickness of that portion of the casing 12 is easy to be ensured.

In the memory card MCI (corresponding to each of MC2 through MCO, its attribute information like storage geaperity or the like is displayed. Such display of information may be done by applying a seal 66 onto a casing 12 as shown in FIG.

72

28 by way of example. When a reduction in the number of parts and the like are taken into consideration, required character information of 7 mpt be printed on the surface of example. Although on a shown in FIG. 29 by way of channel and changed and part and the surface of the character information of 7 may be formed on the surface of the example of comeaver portion in place of its printing. The printing of the memory card. A needless stress can be avoided from the included in the surface of the example of the memory card. A needless stress can be avoided from the direction of insertion of the memory card. McT. And indication mark (e.g., tringular mark) 86 indicative of 18 bare the direction of insertion of the memory card. McT. In advance as shown in FIG. 30 by way of example. In advance as shown in FIG. 30 by way of example. In this direction of the memory card McT. In advance as shown in FIG. 30 by way of example. In this direction of the casing the control of the casing the casing the casing the casing the casing t

shows one example of the flash memory chip 4. In the same drawing, designated at numeral 100 is a memory array, which has memory mass, data latch circuis, and excess latch circuis. Each of the memory mass 100 has a large number of electrically crassble and writable non-volatile memory of electrically crassble and writable non-volatile memory

8

cell transistors. The memory cell transistor comprises a pred source 3 and drain D formed on a semiconductor substrate to a memory well SUB, a floating gue FG formed in a of channel region through a tunnel cache film, and a control care, gate GG apprintenced to floating gate with an interlayer ing delicente interpraced interactivenen. The control gate GG is connected to its corresponding well like 103, and the source connected to its corresponding bit line 103, and the source of six connected to its corresponding bit line 103, and the source of the connected to the corresponding to the 104 and the source of the 104 and 104

respectively.

The External inquivilent terminals 100 through 107 are shared for an address input terminal. 4 data input terminal at a data output terminal at a command input terminal. X address signals inputed from the external input/output terminals 100 through 107 are supplied to a X address buffer through 107 are supplied to at X address buffer 108 through 27 are supplied to at X address buffer from the external input/output terminal complementary address signals outputed from the X address buffer 108 to drive their corresponding word lines.

The unilisatived sense last he scal having the metal sense latch circuit is provided on one indication mark, etc.

Since the memory card MCI (corresponding to each of 20 data latch circuit is provided on the other end side thereof MCI through MC0) is relatively small and thin as described

MCI through MC0) is relatively small and thin as described

The corresponding bit line 105 is selected by a Y gate array slove, it is fallicult to take a space for adopting an enchanical circuit 111, based on a select signal supputed from a Y slide function for the purpose of performing write protect

The corresponding bit line 105 is selected by a Y gate array slide function for the purpose of performing write protect

The corresponding bit line 105 is selected by a Y gate array slide function for the purpose of performing write protect

The corresponding bit line 105 is selected by a Y gate array and the corresponding bit line 105 is selected by a Y gate array and the corresponding bit line 105 is selected by a Y gate array and the corresponding bit line 105 is selected by a Y gate array and the corresponding bit line 105 is selected by a Y gate array and the corresponding bit line 105 is selected by a Y gate array and the corresponding bit line 105 is selected by a Y gate array and the corresponding bit line 105 is selected by a Y gate array and the corresponding bit line 105 is selected by a Y gate array and the corresponding bit line 105 is selected by a Y gate array and the corresponding bit line 105 and

49 by way of extample the mybe action with protect for white protect by the seal system. In the respective the without the seal system and FIG. 33 illustrates the said of white protect by the seal system. In the respective the seal system, and FIG. 33 illustrates the search of the seal system. In the respective the search of the seal system, a groove of trench 70 is covered with a seal 71.

A casing 12, and the trench 70 is covered with a seal 71. Whereby a unallustrated lever on the card socket side does not care the trench 70. As a result, the state of telesco of write protect with seal system, a groove of trench 70 is covered with a seal 71, only whereby a unallustrated lever on the card socket side does not care the trench 70. As a result, the state of telesco of write protect with seal system, a prolect, the seal may be detached from the trench 70 is shown in FIG. 32 by way example. If the seal is applied to not care the trench 70 is a potent with the special to perform whereby an unallustrated lever on the reach 70 is and the seal of the seal 71, only is a supplied from the input/output terminals 1/10 is also the seal state of telesco of write protect of the seal 71, only is a control signal buffer circuit 119 is supplied to a trench 70 is supplied from the input/output terminals 1/10 the output of the same of telesco of write protect by a bug system, a hard of the seal 71, only with the state of telesco of write protect by the the gystem, a hard of the seal 21 as a to be spaced what its elected by a large system, a pair of chore and state of telesco of write protect by the the gystem, a pair of chore and state of telesco of write protect of the example 12 is as to be spaced what the control of the same signal 1/10 is a consecution indicated by the transparent of the command of the command of the command of the case of the case of the case of the seal 21 as a non-order signal 1/20 the the gystem, a pair of chore or started, whereby a snappable lay 73 and thereby remains non-operated, whereby a snappable l

An internal power supply eurons are general power supplies or voltages 121 for writing erasing, verifying reading, etc. and supplies them to the X address decoder 109 and the corresponding memory cell

The mode control circuit 118 controls the flash memory chip 4 over its entirety according to commands. The operation of tash memory chip 4 is basically determined according to commands. The commands assigned to the flash memory chip include commands for reading, erasing,

The present invention can be applied to its substance thereof memory care down to down the substance thereof memory care down the substant such as a memory having another standard, such as compact flush memory the like, whither, the present invention can be applied even to an IC card functioning as an interface card as well as the memory card. Even the present invention can be applied to a small and thin IC card such as a multi media card or the like, the present invention. non-volatile memory and may be volatile memories. SetSAM, DRAM, ect. A. all C. ead equipped with both a. 28 non-volatile memory and a volatile memory may be used. The flash memory chip may be a non-volatile memory chip on a sanskt ROM based on a nontweller storage format according to use applications of a memory card. applied to an interface card. A memory mounted to an IC card according to the present invention is not limited to a

The above description has principally been made of the ³⁰ are si which the invention made by the present inventors has been applied to the memory card which falls within an application field serving as the bedgenoud of the invention. However, the present invention is not limited to it and can be applied even to applications of IC cards such as 3 35

passbook, a credit card, an ID card, etc.
Advantageous effects obtained by typical ones of the
inventions disclosed in the present application will be
explained in brief as follows:

Namely, it is possible to improve serviceability and reli-ability of an IC card.

An IC card can be provided which is easy to implement an arrangement of connector terminals and compatibility related to functions

An IC card can be implemented which is hard to cause a 45 power-to-power short when it is loaded in a card socket. A high-reliability IC card can be provided which is capable of avoiding the compacting of wining patterns and that of bonding wires and provides high speed and high

An IC card can be implemented which is capable of blocking the inflow of surges from each connector terminal by a simple configuration.

What is claimed is:

1. An integrated circuit (IC) card comprising: a card substrate including,

a semiconductor integrated circuit chip mounted

second sequences saggered relatively in a sequence direction and adjacent to one another forward and backward as viewed in an IC card inserting direction, wherein said connector terminals are laid out in first and a plurality of connector terminals formed r 7 thereon; said connector terminals being exposed from a casing;

connector terminals at a position adjacent to the source voltage supply terminal and at positions adjacent to terminal-to-terminal areas at opposite sides of the source voltage supply terminal. wherein the first sequence includes a source voltage supply terminal, and the second sequence is devoid of

said connector, terminals being exposed from a casing a plurality of connector terminals formed thereon;

areas in the second sequence are shifted from one another in a sequence direction, and

voltage supply terminal and at positions adjacent to terminal-ot-eferminal reases at opposite sides of the source voltage supply terminal.

7. An integrated circuit (IC) card comprising: wherein the first sequence includes a source voltage supply terminal, and the second sequence is devoid of connector terminals at a position adjacent to the source

a card substrate including,

a semiconductor integrated circuit chip mounted thereon; and

wherein said connector terminals include an arrangement of first and second sequences formed back and forth as viewed in an IC card inscrting direction, and shifted from one another in a sequence direction, and said connector terminals being exposed from a casing;

connector terminals at a position adjacent to the source voltage supply terminal and at positions adjacent to terminal-to-terminal areas at opposite sides of the wherein the first sequence includes a source voltage supply terminal, and the second sequence is devoid of

a connector terminal at a second end of the second terminal at one end of the second sequence extends to a position adjoining a connector terminal, as viewed in a sequence direction, at one end of the first sequence, and

thereon; and

wherein said connector terminals include an arrangement of first and second sequences formed back and forth as viewed in an IC card insenting direction, and arrangement of terminal-to-terminal areas in the finst sequence and an arrangement of terminal-to-terminal

a plurality of connector terminals formed thereon;

source voltage supply terminal.

8. The IC card according to claim 7, wherein a connector

sequence extends to a position adjoining a connector

terminal, as viewed in the sequence direction, at a

second end of the first sequence.

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.